【硬十宝典】——7.1【动态RAM】DDR硬件设计要点
DDR的设计要点 a、主电源VDD和VDDQ 主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给但是一般的使用中都是把VDDQ和VDD合成一个电源使用。 有的芯片还有VDDL，是给DLL供电的，也和VDD使用同一...
发布时间：2023-11-05
-
-
【FPGA基础】DDR3的前世今生
DDR的前世SDRAM DDR的前身是SDRAM（Synchronous Dynamic Random Access Memory），即同步动态随机存取存储器。 注：有没有使用时钟对数据进行同步的区分 DRAM中的D为Dynamic，即动态，这是相对于static（静态）而...
发布时间：2023-11-05
-
FPGA学习总结5：常见IO接口标准
1.FPGA 常见IO接口配置 Xilinx FPGA提供和支持...常见IO接口可分为单端IO接口和差分IO接口，详细的IO标准参见下图1，表1 图1：IO接口标准 1.2.output strength（输出驱动器的电流驱动能力） ......
发布时间：2023-11-05
-
FPGA-DDRx的VTT电源设计要点
对于电源电压，DDR SDRAM系统要求三个电源，分别为VDDQ、VTT和VREF。主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给内核供电。但是一般的使用中都是把VDDQ和VDD...由于DDR的电流一般都比较大，所以P
发布时间：2023-11-05
-
常用的五种端接方式
为什么要阻抗匹配？ 在高速数字电路系统中，电路数据传输线上阻抗如果不匹配会引起数据信号反射，造成过冲、下冲和振铃等信号畸变，当然信号沿传输线传播过程当中，如果传输线上各处具有一致的信号传播速度，并且...
发布时间：2023-11-05
-
DDR4实战教学(三)：特性与电气参数
微信搜索[每日硬知识]，关注本公众号。...好久未更，后续将陆续收尾DDR4博文系列。为大家带来DDR4的特性，DDR4的...DDR系列有DDR，DDR2、DDR3、DDR4、DDR2L、DDR3L、DDR4L、以及最新出现的DDR5。虽然技术在不断进步，但是
发布时间：2023-11-05
-
FPGA-DDR总线电源硬件设计技巧-Fly-by走线阻抗
DDR总线总电源的类型有好几种，但是很多时候在设计时都合并了。 1、电源DDR的分类A、 主电源VDD和VDDQ主电源的要求是VDDQ=VDD，VDDQ是给IO buffer供电的电源，VDD是给内核供电。但是一般的使用中都是把VDDQ和VDD合成...
发布时间：2023-11-05
-
DDR4的特性与电气参数
DDR系列有DDR，DDR2、DDR3、DDR4、DDR2L、DDR3L、DDR4L、以及最新出现的DDR5。虽然技术在不断进步，但是每一代之间又有很多相似之处。我们观察下DDR主流系列产品的特色，就不难发现规律。 很明显，电压越来越低了，...
发布时间：2023-11-05
-
浅谈DDR4的电平
HSUL电平HSUL-12电平主要用于点到点的无端接总线拓扑结构，不需要外部串行或者并行匹配电阻，降低了端接功耗，LPDDR3使用的就是该种电平VIH和VIL各有一个交流参数AC和直流参数DC，信号第一次越过AC门限的时刻，作为...
发布时间：2023-11-05
-
MEMORY系列之DDR设计规则
1、SCH设计原则 DDR原理图的设计目前比较成熟，由于其信号引脚固定，且有统一的规范（JESD79系列），而且像Micron、Samsung、SK Hynix、Toshiba等厂家都有各自的technical note，因此本文只罗列一些特殊的注意事项。...
发布时间：2023-10-30