DDR4实战教学(三)：特性与电气参数

微信搜索[每日硬知识]，关注本微信官方账号。网站访问链接:http://www.firesu.net.

好久没有更，后续会陆续结束。DDR4博文系列。带给你。DDR4的特性，DDR重要信号描述，DDR4的电气参数介绍，基于Hyperlynx的DDR4 SI仿真，DDR4时序参数简介。

本节仅讲解DDR4的特性，DDR4的关键信号功能，DDR4.电气参数。

DDR4有哪些特点？
DDR系列有DDR，DDR2、DDR3、DDR4、DDR2L、DDR3L、DDR4L、最新出现的DDR5.虽然技术在不断进步，但每一代都有许多相似之处。让我们观察一下DDR不难发现主流系列产品的特点。

显然，电压越来越低，频率越来越高，数据总线从单端发展到差异。我们发现这与总线的发展历史相似。

科学技术的根源仍然是人类最普通的智慧。你不相信吗？让我们举一个不恰当的李子、栗子和例子。如果河的一边有很多李子，河的另一边有很多栗子，如果你只使用人力，尽快来回携带河对面的栗子和李子，你有什么方法？你可以很容易地提出一些计划，同时找到更多的人；找一个游泳快的兄弟；在狭窄的河中移动；两人一组，A扔李子，B扔栗子….

你认为你是故在的，聪明的前辈和你一样，用这种思维DDR的设计上。最开始找了很多人一起搬，所以DDR一开始是并行线设计；后来找了游泳快的人，所以DDR频率不断提高；游泳快但累，要找窄点游，所以DDR工作电平越来越低(电流传输速度一定，电压越低，耗时越短)。来回游泳不是一件事。两个人能组成一个小组吗？你负责搬0，我负责搬1，所以DDR总线逐渐从并行演变为差异。

如上就是DDR技术发展规律，也是许多总线的发展规律。掌握规律，再看特点，DDR4电平1.2V，DQS16000频率为1600Mbps~3200Mbps.

DDR4关键信号是什么？

DDR4有哪些关键信号？一张图就能看清楚。CK，ADDR，DQS，DQ，DQM使能，复位，信号，在电路外，ODT，ZQ。

那这些信号有什么作用呢？接下来我们简要介绍一下。

1. CK，Address，DQS，DQ，DM信号有什么作用？CK是DDR当CK和Address当信号配合工作时，可以进行CMD(命令)操作和Address(地址)信号传输。因为地址信号和命令信号在DDR操作过程中的控制信号相对DDR数据传输属于小众场景，所以DDR地址信号和CMD信号仍然是单端布线，工作频率低于数据传输。所以不难发现，ADDR信号仍然是单端信号，大多数匹配电阻仍然外置。

由于数据传输才是DDR主营业务，所以在DDR在进行数据传输时，需要增加额外的措施来确保数据传输，因此DDR新角色，DQS，DQ，DM信号。

脉冲选择数据（DQS）是DDR其重要功能主要用于在一个时钟周期内准确区分每个传输周期，方便接收方准确接收数据。每个芯片都有一个DQS信号线，它是双向的，在写入时它用来传送由CPU发来的DQS读取时，信号由DDR生成DQS向CPU发送。可以说是数据的同步信号。甚至可以说，CK和DQS配合，作为DQ数据线的参考时钟，这就是为什么走线时，DQS和DQ一起考虑的原因。

随着时钟的变化，CPU可读取DDR如果在这个连续传输过程中，中位置1、位置2、位置3、位置4的数据，CPU不想位置2的数据，不想中断数据传输，那么有什么办法呢？DQM派上用场，在传输到位置2是，DQM使能可以屏蔽位置2 的数据。

2.什么是ODT？芯片终端匹配电阻On-Die Termination简称为ODT。ODT是从DDR随着产品的升级，后期的产品开始出现，ODT呈现更多的值。当前，ODT主要用于数据（data，DQ）、数据选通（DQS/DQS#)和数据掩码（Data Mask，DM）三种信号线。ODT其功能是取代传统的电路匹配设计，将芯片外的分立端接电阻集成到芯片内部，如下图所示。

ODT引入电路，是的DDR发展的里程碑，ODT有以下优点。

去掉了PCB板上的分立端接电阻元件降低了硬件设计成本。
由于没有端接电阻，PCB布线空间多，设计方便EDA布线。
由于ODT调试工作量可以通过内部寄存器进行调整，软件可以打开和关闭。
芯片内部端接比板级端接更有效，因此寄生效果不大。
减少了外部元件的数量，优化了可靠性。
ODT为了进一步改进DDRx为内存的工作频率铺平了道路。ODT并非都是优点，因为使用了ODT，匹配电阻的种类和数值已经确定并无法修改；在某种程度上也会带来一定的功耗增加，所以在一些消费类的产品上也并不都是开启ODT功能。

3.什么是ZQ校准？ZQ是DDR3之后又加了一个引脚，DDR3正是通过ZQ输出电阻（Ron）和 ODT校准过程正在进行DRAM将在初始化过程中完成。ZQ原理设计相对简单，ZQ引脚通过低公差240Ω(一般公差为1%)电阻可直接连接到地面。

除了眼图，DDR还看电气参数？
DDR设计是否设计OK，就需要看DDR4的测量参数是否满足JEDEC规范。规范中定义了哪些电气参数？每个电气参数的意义是什么？接下来我们简单介绍一下。

1. 过冲和下冲。如果信号在传输过程中阻抗不连续，则会发生反射。反射表现在示波波形上，即信号上冲和下冲DDR在设计过程中，我们关注的不是信号在某个时间点的过冲幅值，而是时间维度的过冲积分。关注的是一个过程，而不是一个点。

协议规范将在这四个维度上定义信号的完整性。

2.信号的高电平和低电平。在高速信号传输中，信号能否达到协议规定的高电平最低门限和低电平最高门限，也直接决定了产品的稳定性。在DDR在规范中，单端地址和控制命令、单端数据和数据掩码信号AC和DC输入电平、差分时钟和数据选择通信号AC和DC明确定义输入电平。在模拟和测试过程中，只需注意特定场景下的测量值是否达到约定的值。

3. 差分信号交叉点电压。单端交叉点必须保证在一定范围内，以满足信号的建立和维护时间。
   
   交叉点以V DD/2作为参考电压，测量相对于V DD偏差越小越好。

4. 时间顺序要求。时间顺序关系主要需要三组：地址、控制和命令信号和时钟信号；数据选择信号和时钟信号；数据、数据掩码和数据选择信号。PCB还根据信号分组设计地面、控制和命令信号与时钟信号作为一组，数据、数据掩码信号与数据选通信号每一个字节作为一组，相同组的信号在设计时基本会保持长度相差在一定的范围之内，并且设计的方式基本一样（如同组布线在同层、有相同的过孔数等），这样才能保证满足时序的要求。

5. 斜率降额。总线的规范中有两种测量斜率的方式，分别是常规的测量方式和切线测量方式，以地址、控制和命令信号为例，其定义如下图所示。

这两种测量方式主要由获得波形的质量决定，如果波形的单调性比较好，则以常规方式测量；如果单调性不好，出现一些回钩或台阶，则用切线方式测量。

图中红色框框代表常规斜率测量方法，绿色箭头代表切线方式测量方法。在DDR中，信号的建立和保持时间并不是唯一不变的，会随着斜率的变化而变化，为了弥补斜率造成的影响，在仿真最终的“建立和保持时间”时，测量的时序参数需要与降额参数相加。降额参数与信号的斜率和时钟/数据选通的斜率有关。

本文内容参考《Hyperlynx高速电路仿真实践》—蒋修国，林超文，李增《DDR3详解》—360图书馆。

相关文档

DDR4实战教学（二）：DDR4硬件详细设计DDR4实战教学（一）：DDR寻址原理小白篇

点击阅读原文，可进入同名网站[http://firesu.net/]进行留言。关注[每日硬知识]，查看更多硬件设计经验，软件工具包，经典书籍以及器件手册。一起玩转硬件设计。

原文链接：DDR4实战教学(三)：特性与电气参数