常用的五种端接方式

为什么要阻抗匹配？
在高速数字电路系统中，如果电路数据传输线上的阻抗不匹配，会引起数据信号反射，导致过冲、下冲、铃声等信号畸变。当然，在信号沿传输线传输的过程中，如果传输线上到处都有一致的信号传输速度，单位长度上的电容也一样，那么信号在传输过程中总会看到完全一致的瞬时阻抗。由于整个传输线上的阻抗保持不变，我们给出了一个特定的名称来表示特定传输线的特征或特征，称为传输线的特征阻抗。

特征阻抗是指当信号沿传输线传输时，信号感觉的瞬时阻抗值。主要参数和特征阻抗PCB导线所在的板层，PCB所用材料(介电常数)、布线宽度、导线与平面的距离等因素与布线长度无关。软件可以计算特征阻抗。高速PCB在布线中，数字信号的布线阻抗通常设计为50欧姆，这是一个大约数字。一般规定同轴电缆基带50欧姆，频带75欧姆，绞线100欧姆。

减少反射的方法是根据传输线的特性阻抗将源阻抗与传输线阻抗匹配，或将负载阻抗与传输线阻抗匹配，使源反射系数或负载反射系数为零。常用的端接方法有：串联端接、简单的并联端接、戴维宁端接、RC网络端接等。

下面我们将分别对这几种端接方式进行分析。

01. 串联端接

串联端接

在信号源阻抗低于传输线特征阻抗的情况下，在信号源和传输线之间串联一个电阻R，使源端的输出阻抗与传输线的特征阻抗相匹配，抑制从负载端反射的信号再次反射。

匹配电阻选择原理：匹配电阻值与驱动器输出阻抗之和等于传输线的特征阻抗。CMOS和TTL驱动器的输出阻抗会随信号的电平而变化。因此，是的TTL或CMOS对于电路，不可能有非常正确的匹配电阻，只能妥协考虑。链拓扑结构的信号网络不适合串联终端匹配，所有负载必须连接到传输线的末端。

串联匹配是最常用的终端匹配方法。它的优点是功耗小，不会给驱动器带来额外的直流负载，也不会在信号和地面之间引入额外的阻抗，只需要一个电阻元件。

常见应用：一般的CMOS、TTL电路阻抗匹配。USB这种方法也采样了信号进行阻抗匹配。

02. 并联端接简单
并联端接

当信号源阻抗很小时，负载端输入阻抗与传输线的特征阻抗相匹配，以消除负载端反射。实现形式分为单电阻和双电阻。

匹配电阻选择原理：当芯片输入阻抗较高时，负载端的并联电阻值必须与传输线的特征阻抗相似或相等；对于双电阻形式，每个并联电阻值是传输线特征阻抗的两倍。

并联终端匹配的优点是简单易行，明显的缺点是会带来直流功耗:单电阻模式的直流功耗与信号的比例密切相关；双电阻模式有直流功耗，无论信号是高电平还是低电平，但电流比单电阻模式少一半。

常用应用：高速信号应用较多。

（1）DDR、DDR2等SSTL驱动器。单电阻并联VTT（一般为IOVDD一半)DDR芯片在芯片中的数据信号并联匹配电阻。

（2）TMDS等高速串行数据接口。在接收设备端并联采用单电阻形式IOVDD，单端阻抗为50欧姆(差异为100欧姆)。

03. 戴维宁端接

戴维宁端接

上拉端接会提高低电平，下拉端接会降低高电平。虽然这两种端接方式都可以抑制过冲和振铃，但也可以减少信号充足。如果使用不当，也会导致信号电平误触发。戴维南端接方式可以抑制过冲，没有这些缺陷。

常用应用：以DDR地址、控制命令等信号。

以上三个终端的比较

戴维南端接优势更大

缺点是在逻辑高、逻辑低的情况下，都有直流功耗，所以端接方式功耗大，同时使用设备 更多，容易造成PCB布线紧张。

04. RC端接

当电路不工作时，上拉电阻和下拉电阻仍会有电流，这将增加电路的功耗。要解决这个问题，RC端接被派上了用场。有些地方也叫AC端接实际上是在并联端接的基础上增加一个电容器。电容器一般为0.1uF多层陶瓷电容器，由于电容器具有低频阻、高频的作用，电阻不是驱动源的直流负载，因此该端接方式无直流功耗，交流功耗也很小，主要用于时钟电路。

RC端接

为实现阻抗匹配，R电阻值也等于传输线的电阻值。电容对信号有什么影响？

RC端接电容的影响

蓝色波形是传统的下拉端接。绿色、紫色和红色是100个电容器pF，150pF和200pF对应的波形。

需注意，此RC虽然电路的上升沿可能会改变，但它会减少EMC，但如果太慢，数据线就是叙述问题。在数据线上使用此电路时，应特别小心。

05. 终端肖特基并联端接

肖特基端接

也称为二极管并联端接，通常用于设备内部。目前，许多设备都有输入保护二极管，可以有效地减少信号过冲和下冲，但不能消除反射；二极管的开关速度限制响应时间，因此不适合高速系统。

最后，在实际的工程应用中，需要分析具体的问题。信号性质不同，对信号质量的要求也不同。最重要的是了解各种端接的优缺点和系统对信号的要求，最终确定端接方案的使用。
(本文为网络转载文章)