i.MX6ULL驱动开发 | 03-基于字符设备驱动框架点亮LED
一、硬件原理 1. 看原理图确定硬件连接 i.MX6ULL开发板上板载了一个用户LED，如图： LED0连接到GPIO_3，在核心板原理图上查看对应到i.MX6ULL的引脚为GPIO1_IO03。 2. 看芯片手册如何控制引脚 因为i.MX系列的外设...
发布时间：2023-11-05
-
-
DDR3/4_IP核应用--vivado
参考资料《pg150-ultrascale-memory-ip》以该手册的脉络为主线，对DDR3/4控制器进行探讨。1.IP核结构根据官方提供的资料，IP核主要划分为三个部分，分别是用户接...
发布时间：2023-11-05
-
DDR4技术
DBI技术：一个降低DDR4系统功耗的方法是，尽量加大DDR4输出高的数量。这个就是为什么DDR4中多了“DBI管脚”。举个例子，当8bit lane中有至少有5个DQ都是低时，所有的Bit将会被翻转，并且DBI（Data Bus Inversion）置...
发布时间：2023-11-05
-
DDR4协议规范之（一）DDR4结构和寻址
DDR4 SDRAM结构和寻址DDR4 SDRAM的封装和寻址新的改变功能快捷键合理的创建标题，有助于目录的生成如何改变文本的样式插入链接与图片如何插入一段漂亮的代码片生成一个适合你的列表创建一个表格设定内容居中、居左、...
发布时间：2023-11-05
-
DDR4 阅读笔记
原文档-JESD209-4-LPDDR4 1.Pad definition & description 1.1 CK_t_A/CK_c_A;CK_t_B/CK_c_B(输入) Clock CK_t和CK_c是差分时钟输入。 所有的地址、指令、和控制输入信号都在CK_t上升沿和CK_c下降沿采样...
发布时间：2023-11-05
-
DDR4 SDRAM - Understanding the Basics
如今，DDR4 SDRAM 是基于 FPGA 或者 ASIC 的设备中非常流行的存储介质。本文我们将探寻 DDR4 的一些的基础知识： DDR4 SDRAM 的内部结构是怎么样的 DDR4 的基础操作：读写操作是如何进行的，以及 高层次的 SDRAM ...
发布时间：2023-11-05
-
FPGA之DDR4驱动
该文章的验证平台为xilinx的Kcu105开发板硬件平台，该平台的fpga型号为xcku040-ffva1156-2-e上面挂了4片ddr4(镁光 EDY4016AABG-DR-F)。 原理图如下: （一）DDR4 IO简介 reset_n: ddr低电平复位信号 coms...
发布时间：2023-11-05
-
浅谈DDR4的电平
HSUL电平HSUL-12电平主要用于点到点的无端接总线拓扑结构，不需要外部串行或者并行匹配电阻，降低了端接功耗，LPDDR3使用的就是该种电平VIH和VIL各有一个交流参数AC和直流参数DC，信号第一次越过AC门限的时刻，作为...
发布时间：2023-11-05