【FPGA基础】DDR3的前世今生
时间:2023-11-05 10:07:01
DDR的前世SDRAM
DDR的前身是SDRAM(Synchronous Dynamic Random Access Memory),即同步动态随机存取存储器。
注:数据是否使用时钟同步的区分
DRAM中的D为Dynamic,也就是,这是相对的static(静态),因为有一种RAM叫SRAM,这里的静态是指只要保持充电,存储在里面的数据就可以保持不变,相比而言,动态就是DRAM里面存储的数据需要定期刷新,否则,内部数据将消失。然而,无论如何SRAM还是DRAM,都是RAM,只要断电,数据就会消失,因此,它通常被称为易失性存储器或可变存储器,以显示其存储特性。
SDRAM旨在使其自身与CPU的时序同步。这使得存储控制器能够知道准备请求数据的准确时钟周期,因此CPU两次存储访问之间不再需要等待。
SDRAM可以代表SDR SDRAM(单数据速率SDRAM),其中I / O,内部时钟与总线时钟相同。PC133的I / O,内部时钟和总线时钟均为133 Mhz。单数据速率意味着SDR SDRAM只能在一个时钟周期内读写一次。SDRAM其他阅读/写作操作必须等待上一个命令的完成。