浅谈DDR4的电平

HSUL电平

HSUL-12电平主要用于无端连接总线拓扑结构，不需要外部串行或并行匹配电阻，降低端接功耗，LPDDR33使用这种电平

VIH和VIL各有交流参数AC和直流参数DC，第一次越过信号AC门限时间作为时序计算的参考点，只要信号保持不变DC在门限内，逻辑状态保持不变，降低了噪声和铃声对信号质量的影响

POD电平

POD是伪漏极开路电平，其内部端接上拉VDDQ（LPDDR4x内部端接到VSS），而SSTL内部向上拉VDDQ/2，如图3和图4所示。因此，当驱动端输出高电时，由于驱动端和接收端的电压均为VDDQ，因此，没有电流流动，降低了功耗；平时驱动端输出低电，POD由于上拉电压高，功耗略大于SSTL。正因此，DDR4多了一个DBI功能，即数据总线翻转，当字节中0位数大于1位数时，可将0和1反转，以降低功耗。

由于POD的参考电平Vref随着驱动强度、负载、传输线特性的不同，尺寸会发生变化DDR4数据信号参考电平VrefDQ它是由芯片内部生成的，没有外部电平管脚，只有地址信号参考电平管脚VrefCA。POD的VrefDQ芯片通过控制寄存器制寄存器设置值，称为VrefDQ Training。

图3