文献中共同的质心放置方法 [2]，[9]-[11]，[13]-[15] 广泛研究。 为出氧化物梯度模型[20]和空间相关模型[2]模型[20]和空间相关模型[2]和[13]，分别量化系统和随机失配。 以前的大部分工作都提出了他们的算法来最小化系统失配，而**最近的工作 [10] **(即以前的工作)引入了一种更有效的放置方法，可以同时最小化随机性和系统失配。 图 2(a) 图显示了只考虑系统失配的共同质放置，图 2(b) 显示了更多

【这张图好看… 这么闲了吗？】

9-bit DAC
8-bit DAC
我们评估了四种技术： [1] 中的位置； 放置棋盘[7]； 螺旋放置(S)和块棋盘(BC”）[第 IV-A 节]。 考虑了几种 BC 结构，如图 4 报告最佳 BC 结果。 所有偶数/奇数位 DAC 都用同样的 BC 结构，内核采用完整的棋盘。

我们的路由方法适用于 S 和 BC 方法。 由于 [7] 只提出没有布线的布局，所以我们在布局上使用我们的布线器(第一 IV-B 节）。 对于系统变化，线间距 t0 基于 64nm 的线间距。 商业单位模型采用电阻、对地电容和耦合电容 12nm 工艺。 设置为系统变化参数 γ =10ppm，ρu =0.9，Lc =1mm [1]，[8] $A_2^f=0.85$ [13]。 使用所有情况 5fF 单位电容值。 MOM 电容器内置在三个金属层中，底板和顶板的端子是金属 1 和金属 2。

RC寄生参数、电路参数

实际性能指标。 手工版图和自动版图。

我们用 C 编程语言实现了我们的流程和算法，并在 Linux 在操作系统下 2.26GHz Intel Xeon 执行在机器上。 我们程序的图形用户界面 (GUI) 也是使用 Qt 库 [18] 构建的。 我们将编辑程序和商业地图 Virtuoso [1] 对设计规则进行外部链接检查 (DRC)、布局和原理图 (LVS) 提取验证和寄生参数 (PEX)。 我们将提取寄生参数和原始参数 DAC 网表结合使用 HSPICE [22] 模拟后执行布局。 基于模拟结果，我们使用它 MATLAB [16] 计算了 DAC 的 DNL、INL 和 SNDR。 图 6 展示了整个实验过程。

基于 TSMC 0.18μm 工艺技术 [23]，从 6 位到 8 位不等。 在各种情况下，各单位电容器的电容值为 100fF。 在每种情况下得到的电容器布局面积，DNL、INL、信噪比 (SNR)、信噪比和失真比 (SNDR)、有效位数 (ENOB) 和运行时间如表 I 所示 . 对于DNL和INL，最大值和最小值之间的差异必须小于1个最低有效位（LSB）[6]，[19]。 对于 SNR、SNDR 和 ENOB，在每种情况下，我们的结果都非常接近理想值 [6]、[19]。 只需 10 秒即可完成 9 位 DAC 电容布局。

表 I 显示和路由 RC 各种寄生相关参数。 电容 $\Sigma C^{TS}$（总顶板到基板）、$\Sigma C_{wire}$（总布线电容）和 $\Sigma C^{BB}$（总底板到底板）代表图 1 所示的寄生效应； 由于路由不重叠（第 IV-B 节），$C^{TB}$ 可以忽略不计。 下一组指标——$\Sigma N_V$（通孔总数）和 $\Sigma L$（总导线长度）与总电阻相关。 由于 f3dB 仅取决于具有最大 RC 延迟的关键位上的电阻，因此最后一列显示了关键位的总通孔电阻 $R_V$ 和总导线+通孔电阻 $R_{total}$。
S 具有低电阻寄生效应； BC 具有中等寄生性，远低于 [1]、[7]。 S 和 BC 都使用我们的并行路由方法：当在 MSB 上使用并行路由时，第二个最高的 MSB，然后是第三个最高的 MSB 等可能变得至关重要，并且在那里也使用并行路由。 如果平行线需要通道资源，则适当增加列间距。 对于 S 的任意位数，唯一的过孔位于输入连接处。 单元电容器使用最近邻连接，使用相同的金属层，没有通孔。 S和BC的CTS值优于[1]； 我们将相同的解决方案应用于 [7] 的布线（尽管他们随后的工作 [12] 导致更高的顶板线长度，即更高的 CTS）。 对于其他指标（Cwire、CBB、NV、L 和 R），螺旋方法提供了最佳解决方案，而棋盘方法 [7] 最差，而块棋盘方法提供了中间解决方案。

（1）布局和全局布线，（2）详细布线和寄生修剪/优化。

图 4 显示了电荷缩放 DAC 中第 4 位单元电容器的三种不同放置方式。 尽管与图 4（a）中的放置方式相比，图 4（a）中的放置方式导致更好的随机和系统失配。 如图 4(b) 和 © 所示，它会引起更多的寄生效应。 与图 4(b) 相比，图 4© 中的放置方式导致更好的随机和系统失配，同时引起类似的寄生效应。 我们设计成本函数来生成图 4（c）中的放置样式。

代价函数

共质心放置的成本函数 Φ 在等式 (1) 中定义，其中 M 和 ρ 分别是氧化物梯度引起的失配 [20] 和总体相关系数 [13]，R 是路由成本， 和 α 和 β 是用户指定的参数，介于 0 和 1 之间。

在获得优化的公共质心布局和全局布线后，我们进行详细布线，将每个单元电容的顶部（底部）极板连接到其相邻的单元电容属于 DAC 中的同一位，或连接到相应的布线轨道。 由全局路由确定的相邻信道。 图 5(a) 显示了一个示例详细的布线结果和相应的布线引起的寄生电容，其中 Cρtb 表示单元电容器的顶板和底板之间的寄生电容，Cρbb 表示不同单元电容器的底板之间的寄生电容 , Cσt (Cσb) 表示单位电容器的顶（底）板与基板之间的寄生电容，如图 1(b) 所示。

在获得优化的公共质心布局和全局布线后，我们进行详细布线，将每个单元电容的顶部（底部）极板连接到其相邻的单元电容属于 DAC 中的同一位，或连接到相应的布线轨道。 由全局路由确定的相邻信道。 图 5(a) 显示了一个示例详细的布线结果和相应的布线引起的寄生电容，其中 Cρtb 表示单元电容器的顶板和底板之间的寄生电容，Cρbb 表示不同单元电容器的底板之间的寄生电容 , Cσt (Cσb) 表示单位电容器的顶（底）板与基板之间的寄生电容，如图 1(b) 所示。
布线也应该尽量对称，包括打孔，线长，宁愿悬空也比不对称强

根据 [6]、[19]，我们在考虑路由引起的寄生效应的情况下，从差分非线性 (DNL) 和积分非线性 (INL) 方面分析 DAC 的精度/性能。 与 Cρbb 和 Cσb 相比，Cρtb顶板和底板之间的寄生电容 和 Cσt 单位电容器的顶板与基板的寄生电容对电路精度/性能的影响要大得多。 因此，我们将进一步对 Cρtb 和 Cσt 进行寄生微调和优化

**以前的努力并没有解决 FinFET 技术的特定需求，即具有高导线电阻和更高的通孔电阻。**由于 FinFET 技术使用保留方向布线，特别是在用于 MOM 电容器的较低金属层中，导线中的每个弯曲都会因层变化而产生通孔电阻成本。 减少通孔数量对于降低互连电阻和提高 3dB 频率至关重要。 高分散棋盘放置 [7] 的扩展与电容布线寄生参数匹配，但忽略了电阻：结果显示通孔数很高。 我们考虑了一系列新的建设性布局解决方案——螺旋布局和块棋盘 (BC) 方法——以平衡互连寄生效应和色散

Spiral 用于优化互连寄生效应的螺旋布局
该解决方案最大限度地减少了连接中的弯曲数量，如图 2(a) 中的 6 位 DAC 所示。 由于 C0 和 C1 中的单元电容器数量为 1，一个奇数，因此不可能实现公共质心放置。 相反，我们将它们放置在尽可能靠近公共质心的位置，以限制过程变化的影响。 在这里，我们将 C0 和 C1 放置在靠近中心的对角线上。 接下来，我们将 C2 的所有电容器，然后是 C3，依此类推，从中心开始按螺旋顺序排列。
除了 C2 之外，这种技术自然地将电容器的多个单元单元排列在同一行或列中，该方法减少了连接它们所需的过孔（对应于导线“弯曲”）的数量。 这种方法在保持足够分散的同时还减少了布线连接所需的匝数（对应于过孔）。 该方法虽然简单，但与以前的方法不同：最接近的类似方法是[4]，用矩形和圆形混合放置，以及[17]用交错的行，但它没有达到很好的分散效果。
优化分散的棋盘放置
[7 ] 在另一个极端，[7] 通过在棋盘图案中散布单位电容器来优化分散，如图 2(b) 中的 6 位 DAC 所示。 对于 6 位 DAC，C6 的 32 个单位电容首先以 8×8 的阵列排列在“棋盘”的黑色方格上； 然后放置C5的16个单元电容； 等等。 但是，这里的布线阻力成本很大。

块棋盘（BC）方法块棋盘
方法试图通过实现棋盘方法的分散和螺旋方法的较低路由成本来找到两全其美的方法。 用于 6 位 DAC 的这种方法的示例如图 1 和图 2 所示。 2（c）和2（d）。 这种结构的内核是传统的棋盘布局，用于具有较少单元单元（此处为 C0 到 C4）的电容器：这提供了良好的分散性，虽然它具有大量弯曲/通孔，但其导线 RC 是 通常比较大的电容器 C5 和 C6 小，并且不限制 3dB 频率，该频率由最坏情况下的时间常数决定。 这里的外走廊有 2 个单元格的宽度。 由于 n6 : n5 =2:1，我们首先将 C6 的一半单元格布置成簇，然后执行棋盘放置，将 C6 的剩余单元格与 C5 交替。 针对外部走廊中的不同粒度显示了两种布局。

【比较大的电容器和导线RC是什么意思呢？ 可以正好和较小电容器电阻小 平衡一下吗？】
其他的 BC 结构可以用 C0 --Ck 的内部全棋盘核心和 Ck+1 --CN 的外部块结构来构建。 MSB 电容器不会对 DAC 精度产生很大影响，因为它们的变化是通过比 LSB 电容器更多的单位电容器来平均的。 MSB 电容在 BC 中使用的过孔比棋盘中的要少，从而产生更高的 3dB 频率。 要创建块棋盘布局，从 i = k+1 开始，在每一步中，我们为 Ci 选择块大小并将块以棋盘方式放置。 我们增加 i 并重复直到 i = N; 如果 N 是奇数，我们还以块棋盘方式添加假人。

为了连接每个 Ci 的单元电容器的所有底板，我们首先创建每个 Ci 的相邻单元电容器的连接电容器组。 我们在图 G 中用节点表示单位电容器，这些相邻单位电容器的节点之间有边。 我们在 G 上应用广度优先搜索 (BFS) 算法来查找其连接的组件（连接的电容器组）。 BFS 树中相邻单元电容器的底板使用分支线连接：每个连接立即镜像到 CC 布局中对角对称位置的单元电容器，保持对称布线。 用于螺旋布局的 6 位 CC 阵列的连接单元电容器组如图 3(a) 所示。 第 IV-B4 节讨论了底板布线的并行连接（此处显示为 C6）如何提高性能。 类似的方法可用于块棋盘放置。 棋盘放置没有底板连接的电容器组。

底板走线：底板走线需要单独的走线来连接每个 Ci 的单元电容器组。 对于 DAC，电容阵列中的底板端子连接到在阵列外部聚集在一起的开关和驱动器。 由于这些是嘈杂的数字结构，它们在阵列外部聚集在一起，远离敏感的模拟元件。 不失一般性，我们假设该簇位于阵列下方，即终端必须到达阵列的底部。 导线在垂直走线中的电容器阵列列之间布线：由于导线的数量很少，因此与单位电容器尺寸相比，走线的列之间的间距可以忽略不计。我们使用三种类型的导线进行布线（图 3（b））：分支线用于连接电容器组内的单元电容器，或单元电容器组连接到主干线，主干线沿垂直轨道连接不相交的连接电容器组，以及 桥接线连接阵列外围的主干线。 路由方法在算法 1 中进行了概述，包括三个步骤：通道选择（步骤 1）、轨道分配（步骤 2）和路由（步骤 3）。

1. 通道选择尝试将电容器组分配给通道，以便它们最大化轨道共享。 如果两个连接的电容器组共享一个公共的垂直通道跨度，它们可以共享一个沿轨道的连接。 i 上的外循环遍历所有电容器 Ci。 j 上的下一个循环为 Ci 考虑每个未访问的电容器组 p，并寻找其他电容器组 q（在 k 上的循环中）与之共享通道。 第 14 行检查 p 和 q 是否共享水平跨度：如果不是（例如，对于图 3（a）中 C4 的电容器组），则它们不能共享通道； 如果他们这样做（例如，对于图中的 C5 组），可以共享的通道位于 p 和 q 跨越的列的左/右（对于 C5，第三个到接下来，我们选择最接近的单元 up ∈ p 和 uq ∈ q（第 16 行），它们将连接到轨道中的主干线：这个选择最小化了连接 p 和 q 的主干线长度段。 在连接的情况下，我们选择最靠近布局底部的电线，以尽量减少与底部驱动器的连接长度。 在图 3(a) 中，我们选择第 2 列中上部 C5 组的最低单元格和第 3 列中下部 C5 组最左侧单元格； 并不是说它在第 6 列和第 7 列中的对称相反被 tie-breaker 消除了，因为它会导致到底部的布线长度更长。每次迭代都保证从 p 到驱动器的连接，因此，每个电容器组都保证完成布线。 对于 |C| 电容器，这一步的成本，支配算法复杂性，是 $O(|C{|}^{2}log(|C|))$。 这不是 |C| 的典型值的主要瓶颈。【需要重点理解】
2. 在步骤2（第37行）中，我们首先使用上述信息计算所需的磁道数。对于每个通道，这仅仅是选择使用该通道的Cis的数量。我们现在将连接分配给第39-52行中每个Ci的磁道，将Ci的连接顺序分配给最近的可用磁道。在实践中，通道宽度非常小（即使使用并行路由），并且DAC性能对通道内的跟踪分配不敏感。最后，一旦分配了干线，步骤3（线路54）创建实际路线并将它们连接到单元电容器组。图3（b）示出了两组C4的短干线如何到达布局的底部并通过桥接线连接。【需要重点理解】
   并行布线：
   为了降低离散线宽下 FinFET 节点的电阻并提高 3dB 频率，我们对关键位使用多条并行布线。 这也允许多个平行过孔随着导线方向的变化而改变。 对于 p 条平行线，导线和通孔电阻分别减少 p× 和$p^2\times$，但线电容增加 p×：我们的结果中考虑了所有 RC 寄生变化。 电容器组形成时，在相邻的两个单元电容器之间增加平行线，在主干/桥接线上采用平行走线。 关键位 C6 的平行线如图 3(a) 所示（C6 不使用桥接线和带有 p2 通孔的短干线）。
   顶板布线：
   顶板布线的目标是最小化 $C_{TS}$。 我们创建一个图 G，使得每个顶点 v ∈ G 是任何 $C_i$ 的单位电容器（因为所有$C_i$ 顶板必须连接）。 每个单元电容器都连接到其北、南、东和西邻居（如果存在），边缘权重对应于水平或垂直间距（如果适用）。 在我们的例子中，由于单元电容器之间的垂直间距小于通道的水平间距，因此可以通过简单地使用分支线连接每列中的所有单元电容器，然后将单元电容器连接到通道中来构建最小生成树 (MST) 使用分支线的相邻列。 如图 3(a) 所示，使用这种 MST 可以最大限度地减少寄生电容 CTS

• Sprial [4]用矩形和圆形混合放置, [17]用交错的行, 没有达到很好的分散效果。
• Chess [7]在棋盘图案中散布单位电容器来优化分散,这里的布线阻力成本很大。
• Block Chess
• nonoverlapped routing[8] 非重叠布线[8]来最小化$C_i^{TB}$ 将布线顶板和底板的电线分开,保留层的概念？
• [ ]