MC56F8245VLD

核心

单周期16X16位并行乘法累加器(MAC)

155条基本指令以及多达20种地址模式

在60MHz核心频率下每秒多达6000万条指令(MIPS)

改良的哈佛架构的高效56800E数字信号处理器(DSP)引擎

支持8位，16位和32位数据移动，加法，减法和逻辑运算的32位内部主要数据总线

工作范围

3.0V至3.6V工作电压(电源和I/O)

上电复位后：大约2.7V至3.6V

环境温度工作范围

记忆

使用闪存的EEPROM仿真功能

6KB(3Kx16)到8KB(4Kx16)片上RAM，字节可寻址

双哈佛架构，允许多达三个同时访问程序和数据存储器

48KB(24Kx16)至64KB(32Kx16)片上闪存，页面大小为2048字节(1024x16)

中断控制器

能够重新定位中断向量表

两个可编程的快速中断可以分配给任何中断源

通知系统集成模块(SIM)，以从等待和停止状态中重启时钟

嵌套中断：较高优先级的中断请求可以中断较低优先级的中断子程序

周边设备

一个增强型Flex脉宽调制器(eFlexPWM)模块

两个独立的12位模数转换器(ADC)

模块间交叉开关(XBAR)

三个模拟比较器(CMP)

1个12位数模转换器(12位DAC)

两个四通道16位多功能定时器(TMR)模块

具有LIN从站功能的两个排队的串行通信接口(QSCI)模块

一个排队的串行外围设备接口(QSPI)模块

两个内部集成电路(I2C)端口

一个飞思卡尔可扩展控制器局域网(MSCAN)模块

能够选择不同时钟源的计算机正常运行(COP)看门狗计时器

电源监控器(PS)

锁相环(PLL)为内核和外设提供高速时钟

JTAG/EOnCE调试编程接口，用于实时调试