集成电路制造及工艺 主要名词解释
时间：2022-10-06 16:30:01
绪论
IDM ：集成电路制造商（Integrated Device Manufactory），集设计、制造、包装测试于一体，如Intel、Samsung
Foundry : 没有自己的产品的标准工艺加工代客加工 台积电 中芯国际
MOSFET工艺流程简介
1.硅片清洗和标记
2.氧化硅生长(保护硅片和掩膜层) 氧化：Si平面工艺的关键
3、光刻
4、腐蚀：HF去除养护层oxide
5、栅氧生长：干氧氧化工艺
6.多晶硅栅作为掩膜，刻蚀氧化膜
7、S与D形成：掺杂 工艺：离子注入
8、积累绝缘层：SiN SiO2 工艺：CVD
9.金属化:接触孔、通孔和互连 材料：Al，Cu 工艺：PVD CVD
第一章 Si单晶及Si片的制备
米勒指数 ：用于描述晶体晶体面向的参数
CMP ：Chemical Mechanical Polishing 化学机械抛光：化学与机械相结合的技术
第二章 氧化
选择扩散 ：杂质在SiO2中扩散速度远小于Si扩散速度中
Si的热氧化 ：在高温条件下，硅片与氧气或水蒸气等氧化剂发生化学反应SIO2
干氧氧化 ：氧气与硅片在高温下反应SIO2
水汽氧化 ：在高温下，硅片与高纯水蒸气发生反应SIO2
湿氧氧化 ：氧气中携带一定量的水蒸气
附面层 ：扰动速度和浓度分布的区域，又称滞留区
第三章 扩散
掺杂 ：以一定的方式将所需的杂质混合到半导体基规定的区域，达到规定的数量和分布
扩散 ：将掺杂物引入放有硅片的高温炉中，从而将杂质扩散到硅片中
间隙式扩散 ：杂志在晶格间隙运动
替位式扩散 ：杂志原子从一个晶格点到另一个替位
恒定表面源扩散/恒定表面浓度扩散 ：在扩散过程中，Si杂质浓度始终保持不变
有限表面源扩散/恒定杂质总量扩散 ： 在扩散过程中，杂质源仅限于晶片表面极薄层中积累的杂质总量Q，没有补充，也不会减少
预积累(预扩散) ：在较低(800-900)下，恒定源在短时间内扩散，即–
再分布(主扩散) ：在较高温度下(1000-1200)对预积累的晶片进行深结扩散，最终达到所需的表面浓度和结深，即—
OED ：氧化增强扩散
推进发射区(陷落)效应 ：NPN在管道过程中，发射区下方内基区B的扩散深度大于发射区外基区
二维扩散(横向扩散) ：杂质在垂直Si同时，表面扩散也平行Si横向扩散表面
结深xj ：pn结的几何位置与扩散层表面的距离
方块电阻 ：结深为xj正方形扩散层的薄层电阻
第四章 离子注入
离子注入 ：将带电能量的离子射入衬底
剂量Q ：单位面积硅片表面注入的离子数
注入能量E ：用电子电荷和电势差的乘积表示离子注入的能量Kev
能量损失机制 1)核阻挡:与晶格原子核碰撞主要作用是低能量2)电子阻挡:与晶格原子的自由电子和束缚电子碰撞主要作用是高能量
LSS理论 ：靶内注入离子的分布理论
总射程R ：在靶内注入离子的距离之和
投影射程Xp ：总射程R在离子入射方向（垂直靶片）的投影长度，即离子注入的有效深度
平均投影射程Rp ：投影射程Xp具有统计分布规律-概率分布函数的平均值(离子注入深度的平均值)
标准偏差(投影偏差) delta Rp 反映了Rp分散程度(分散宽度)
阴影效应 ：注射离子被掩膜阻挡
位移阈值Ed ：靶原子离开其平衡位置所需的最低能量
快速退火 RTA rapid thermal annealing ：晶片表面采用高功率密度的位置，使注入层在短时间内达到高温，以消除损坏
第五章 物理气相淀积
介电薄膜（SiO2 SiN） ：用于隔离导电层，作为扩散和离子注入的掩蔽膜，或防止掺杂物流失，或用于覆盖装置，避免杂质、水蒸气或划伤
多晶硅（polysilicon） ：MOS装置的格栅淀积材料、多层金属导通材料或浅接触材料
金属薄膜 (铝、铜或金属硅化物):形成低阻值金属连接，欧姆接触整流金-半接触
氧化 ：二氧化硅膜是一种特定的生长技术
外延 ：半导体单晶薄膜生长在半导体单晶衬底上
PVD ：物质转移是通过蒸发或溅射等物理过程实现的，即原子或分子从源转移到衬底(硅)表面，并积累成薄膜
电子束蒸发 ：电子轰击蒸发材料熔化蒸发
蒸发 ：金属原子在真空系统中获得足够的能量后，就可以脱离金属表面的束缚，称为蒸汽原子，在晶片上积累
溅射 ：在高压电场的作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并溅到晶片上
射频溅射或RF溅射 ：高频电场通过其他阻抗形式耦合进入淀积室
磁控溅射 ：磁场垂直于靶材表面的电场，电子沿电场加速，绕磁场螺旋，提高电子碰撞的电离效率
反应溅射：纯金属靶材通过反应气体产生特定的化合物
偏压溅射：在衬底和靶材之间增加偏压，以改变进入衬底表面的带点粒子的数量和能量
带准直器的溅射 ：在准直器的侧壁或表面吸附大角度溅射的中性原子，小角度可以通过
第六章 化学气相积累
化学气相积累（CVD）Chemical Vapour Deposition ：一种或多种物质的气体以某种方式激活后，在衬底上发生化学反应，并积累所需固体膜的生长技术
APCVD 常压CVD ：大气相积在一个大气压下
LPCVD 低压CVD ：在27-270Pa化学气相在压力下积累
**PECVD 等离子CVD ** ：RF激活气体分子(等离子体)，在低温(室温)下发生化学反应，积聚成膜
保型覆盖：所有图形上积累的薄膜厚度相同，也称为共性覆盖
第七章 外延工艺
外延 ：在单晶衬底上，根据衬底晶向新的单晶薄膜生长的工艺技术
外延层 ：衬底上新生张的单晶层
外延片 ：外延层衬底片生长
气相外延VPE 液相外延LPE 固相外延SPE
分子束外延MBE Molecular Beam Epitaxy：在超高真空下，利用薄膜元素的热蒸发形成地原子束或分子束，直接射入衬底表面，形成外延层
同质外延 :外延层与衬底材料相同
异质外延：外延层与衬底材料不同>
常压外延 ：100kPa
低压（减压）外延：5-20kPa
扩散效应 ：衬底杂质与外延层杂质相互扩散，导致界面处杂质再分布
自掺杂效应（非故意掺杂）：衬底杂志及其他来源杂质非人为地掺入外延层
选择性外延（SEG）：在特定区域有选择地生长外延层
横向（超速）外延（ELO）：选择性外延地薄膜超过SiO2掩膜地台阶，开始横向外延
SOI Silicon On Insulator 绝缘层上硅
SOS：；蓝宝石上硅或尖晶石上硅
层错：由于原子排列次序发生错乱而产生地缺陷
第八章 光刻工艺
光刻：通过光化学反应，将光刻板（mask)上地图形转移到光刻胶上
光刻掩模版：印制了集成电路版图图形的石英板
光刻胶Photoresist ：PR，光致抗蚀剂、光阻
光刻的工艺流程
1、清洗硅片 2、预烘和打底胶 3、涂胶 4、前烘 5、对准 6、曝光 7、后烘 8、显影 9、竖膜 10、图形检测
分辨率R ：表征光刻精度，即光刻时所得到的光刻图形的最小尺寸
数值孔径NA：表示凸镜收集衍射光的能力
光刻胶对比度：描述光刻胶的曝光性能
调制转移函数CMTF：描述光刻胶图形质量
PSM移相掩膜
stepper步进-重复曝光
scanner 步进-扫描曝光
OPC光学邻近修正
