您好,欢迎来到锐单电子!

与波形发生相关的DAC规格

时间:2021-11-22

乘法 DAC 是波形产生使用的现实构建模块。由于乘法数模转换器 (DAC) 的 R-2R 架构异常适宜低噪声、低毛刺、倏地创建的使用。

从流动参考输出电压发生波形时,必需思量一些首要的交换规格,包孕创建时候、旁边电平毛刺和数字 SFDR。

本日咱们就来阐发下这些与波形产生相干的首要 DAC 规格。

创建时候

假定 DAC 由实在的宽带低阻抗信号源(参考电压和接地引脚)驱动,那末它会敏捷创建。是以,乘法 DAC 的压摆率和创建时候主要由运算放大器抉择。抉择运算放大器交换功能的规格包孕其输出电容(必需坚持最小)和 3 dB 小旌旗灯号带宽。注重,运算放大器的带宽之所以受限,是因为它必需驱动 DAC 反馈电阻这一较大负载。比方,10 kΩ 的反馈电阻便是一个相当大的负载,它是抉择电路设置带宽的首要顶点。

“图图 1. 100 ns 创建时候

旁边电平毛刺

关于 R-2R 布局,代码变迁惹起的首要毛刺出现在环抱旁边电平产生 1 LSB 变化时。在一个 12 位体系中(如 DAC AD5444), 旁边电平变迁是从 7FFH 至 800H 或从 800H 至 7FFH 的代码 变迁。假如毛刺很严重,大概会给机电 / 阀门 / 执行器操纵使用带来晦气影响。当乘法 DAC 试图从 7FFH 变成 800H时,DAC 的 MSB 切换速率低于别的位的切换速率。是以, 在 MSB 切换至 1 前的几纳秒内,DAC 看到的是 000H。图2 中的黄色曲线表现的便是这类情形 ;在 MSB 切换并将 DAC 输入拉回 800H 以前,输入朝 0 V 变迁。

“图图 2. 旁边电平毛刺

数字 SFDR

无杂散静态局限 (SFDR) 指 DAC 的可用静态局限,超出此局限,杂散噪声就会滋扰基波旌旗灯号或使其失真。SFDR 权衡基波与 DC 至全奈奎斯特带宽(DAC 采样速度的一半) 范围内的最大谐波或非谐波相干杂散的幅值之差。窄带 SFDR 权衡肆意窗口范围内的 SFDR。现实正弦波的每一个周期有没有数个点。然而,用数字体式格局发生的正弦波受流动更新速度和 DAC 分辨率的限定。每一个周期的点数由下式给出 :

“”

此中 :

N = 采样点数

Clock = DAC 的更新速度

fOUT = 所发生波形的输入频次

图3 所示为应用 12 位 AD5444 发生的更新速度为 1 MHz 的 20 kHz 正弦波,每一个周期有 50 个采样点。AD5444 的最大更新速度为 2.7 MSPS。若要发生采样点更多的波形,必需应用更快的更新速度。并行接口的 AD5445 供应 20 MSPS 的最大更新速度。

“图3.

图3. 宽带 SFDR,fOUT = 20 kHz,时钟 = 1 MHz

相关文章