EP3SL110F780C2N

48,000至338,000个等效逻辑元素(LE)(请参阅表1-1)。

2,430至20,497 Kbit的增强型TriMatrix存储器，由三种RAM块大小组成，可实现真正的双端口存储器和FIFO缓冲区。

高速DSP模块提供9×9、12×12、18×18和36×36乘法器(最高550 MHz)，乘法累加功能和有限脉冲响应(FIR)滤波器的专用实现。

I / O：GND：PWR比率为8：1：1，同时通过片上和封装上的去耦实现强大的信号完整性。

可编程电源技术，可在最大程度降低功耗的同时最大化设备性能。

低压设备中可用的可选核心电压(L订货代码后缀)使您能够选择最低功率或最高性能。

每个设备最多16个全局时钟，88个区域时钟和116个外围时钟。

每个设备最多12个锁相环(PLL)，支持PLL重配置，时钟切换，可编程带宽，时钟合成和动态相移。

所有I / O bank均具有专用DQS逻辑的内存接口支持。

支持多达24个模块化I / O bank上的高速外部存储器接口，包括DDR，DDR2，DDR3 SDRAM，RLDRAM II，QDR II和QDR II + SRAM。

多达1,104个用户I / O引脚布置在24个模块化I / O组中，这些模块支持广泛的行业I / O标准。

在所有I / O bank上具有自动校准支持的动态片上终端(OCT)。

具有串行器/解串器(SERDES)和动态相位对准(DPA)电路的高速差分I / O支持，可实现1.6 Gbps性能。

支持高速网络和通信总线标准，包括SPI-4.2，SFI-4，SGMII，Utopia IV，10千兆以太网XSBI，Rapid I / O和NPSI。

唯一支持256位AES易失性和非易失性安全密钥的高密度，高性能FPGA，以保护设计。

强大的片上热插拔和电源排序支持。

集成的循环冗余校验(CRC)，用于配置内存错误检测以及严重错误确定，以支持高可用性系统。

内置的纠错编码(ECC)电路可检测和纠正M144K TriMatrix存储模块中的数据错误。

Nios®II嵌入式处理器支持。

支持Altera®MegaCore®功能和Altera Megafunction合作伙伴计划(AMPPSM)的多个知识产权宏功能。