EP4SE230F29C2N

Stratix IV GX和GT器件中多达48个基于CDR的全双工收发器，分别支持高达8.5 Gbps和11.3 Gbps的数据速率。

专用电路支持流行的串行协议的物理层功能，例如PCI Express(PCIe)(PIPE)Gen1和Gen2，Gbps以太网(GbE)，串行RapidIO，SONET / SDH，XAUI / HiGig，(OIF)CEI-6G，SD / HD / 3G-SDI，光纤通道，SFI-5和Interlaken。

具有嵌入式PCIe硬IP模块的完整PCIe协议解决方案，这些模块实现PHY-MAC层，数据链路层和事务处理层功能。

可编程的发射机预加重和接收机均衡电路，可补偿物理介质中与频率有关的损耗。

每个通道的典型物理介质附件(PMA)功耗分别为3.125 Gbps和100 mW，6.375 Gbps时为135 mW。

每台设备72,600至813,050等效LE。

7,370至33,294 Kb的增强型TriMatrix存储器，由三种RAM块大小组成，可实现真正的双端口存储器和FIFO缓冲区。

高速数字信号处理(DSP)模块，最高可配置为9 x 9位，12 x 12位，18 x 18位和36 x 36位全精度乘法器，最高频率为600 MHz。

每个设备最多16个全局时钟(GCLK)，88个区域时钟(RCLK)和132个外围时钟(PCLK)。

可编程电源技术，可在最大程度降低功耗的同时最大化设备性能。

多达1,120个用户I / O引脚布置在24个模块化I / O bank中，这些模块支持广泛的单端和差分I / O标准。

支持多达24个模块化I / O bank 上的高速外部存储器接口，包括DDR，DDR2，DDR3 SDRAM，RLDRAM II，QDR II和QDR II + SRAM。

具有串行器/解串器(SERDES)，动态相位对准(DPA)和soft-CDR电路的高速LVDS I / O支持，数据速率高达1.6 Gbps。

支持源同步总线标准，包括SGMII，GbE，SPI-4 阶段2(POS-PHY级别4)，SFI-4.1，XSBI，UTOPIA IV，NPSI和CSIX-L1。

Stratix IV E器件的引脚排列，旨在允许将设计从Stratix III 迁移到Stratix IV E，而对PCB的影响最小。