集成电路版图设计教程2012版本

立即注册，结交更多朋友，享受更多功能，让你轻松玩社区。

您需要 登录 可以下载或查看，没有账号？

x

集成电路地图设计教程 平装 – 2012年5月22日

曾庆贵 (作者), 姜玉稀 (作者)

本书系统讲述了使用 Cadence 集成电路地图设计软件的原理、编辑和验证方法。

出版社: 上海科技出版社； 第1版 (2012年3月1日)

平装: 317页

语种： 简体中文

开本: 16

ISBN: 7547810365, 9787547810361

条形码: 9787547810361

商品尺寸: 25.8 x 18.6 x 1.4 cm

商品重量: 522 g

品牌: 上海科技出版社

ASIN: B007NDJLOS

目录

第一章半导体集成电路

1.1集成电路的发明与发展

1.二是集成电路分类

1.2.11根据器件结构类型分类

1.2.2.按电路功能分类

1.三是集成电路制造工艺

1.3.1设计

1.3.2掩膜版制造

1.3.3单晶材料

1.3.4芯片制造

1.3.5封装

1.3.6检测

1.4CMOS集成电路

1.4.1CMOS数字电路

1.4.2CMOS模拟电路

1.5集成电路制造工艺

1.5.1氧化

1.5.2光刻和刻蚀

1.5.3掺杂

1.5.4淀积

1.5.5接触与互连

1.5.6CMOS主要工艺流程

1.6习题

第2章UNIX操作系统和Cadence软件

2.1UNIX操作系统基础

2.1.操作相关目录

2.1.操作相关文件

2.1.3.存取文件的权限

2.1.4命令处理

2.1.5使用vi

2.1.6LinUX简介

2.2Cadence软件

2.2.1EDA厂商简介

2.2.2Cadence软件概述

2.输入和编辑3个电路图

2.3.1建立新库

2.3.2电路图编辑窗口

2.3.输入3电路图

2.3.4电路图的层次化设计

2.4习题

第3章virtuoso版图编辑器

3.1版图编辑器概述

3.1.1.建立版图库和版图单元

3.1.2打开文件

3.1.3对层选窗设置

3.1.4版图编辑窗

3.1.5使用Option菜单设置版图编辑窗口

3.2版图的建立

3.2.1设置输入层

3.2.屏幕显示图片区域

3.2.3建立几何图形

3.2.4建立Instance

3.3版图的编辑

3.3.1设置层的可视性

3.3.测量距离或长度

3.3.3图形显示

3.3.4选择目标

3.3.5.改变图形的层次

3.3.6加标记

3.4习题

第4章CMOS数字集成电路布设计设计

4.1M0S实现晶体管场效应的版图

4.1.1单个MOS实现晶体管场效应的版图

4.1.2MOS晶体管阵列的场效应实现

4.2布局设计规则

4.2.1概述

4.2.21.5μm硅栅CMOS设计规则

4.3CMOS数字电路基本单元的地图设计

4.3.1反相器

4.3.2传输门

4.4棍棒图

4.5CMOS数字电路布图设计实例

4.5.1异或门

4.5.2全加器

4.5.D触发器无位置端和复位端

4.5.4带复位端的D触发器

4.6版图设计方法概述

4.6.1布局设计方法

4.6.二级设计简介

4.7CMOS数字电路层次化设计实例

4.7.输入多路选择器(mux2)

4.7.2SRAM单元及阵列

4.常用的版图设计技巧

4.9习题

第五章版图验证

5.1概述

5.1.1版图验证项目

5.1.2Cadence软件地图验证工具

5.1.3版图验证过程简介

5.2运行DivaDRC

5.3运行DraculaDRC

5.3.1验证步骤

5.3.2结果分析

5.4运行DraculaLVS

5.4.1LVS原理

5.4.2运行过程

5.4.解读输出报告

5.4.4错误的纠正

5.5关于ERC

5.6习题

第六章版图验证规则文件编制

6.1DivaDRC验证规则文件的建立

6.1.1DivaDRC规则文件简介

6.1.2层操作命令的图文解释

6.1.3DivaDRC命令

6.1.4DivaDRC例则文件的例子

6.2DraculaDRC规则文件

6.2.1Dracula规则文件的结构

6.2.2建立DraculaDRC规则文件

6.3建立DraculaLVS规则文件

6.4Dracula规则文件至Diva转换规则文件

6.5习题

第七章设计外围设备和阻容元件

7.1特殊尺寸装置的地图设计

7.1.1大尺寸器件

7.1.2倒比管

7.2电阻、电容器和二极管的地图设计

7.2.1MOS集成电路中的电阻

7.2.2MOS集成电路中的电容器

7.2.三集成电路中的二极管

7.2.4CMOS工艺下的衬底PNP管

7.3CMOS集成电路静电放电保护电路

7.3.1ESD攻击模型和测试方法

7.3.2ESD保护器件

7.3.3ESD保护电路

7.3.4全芯片ESD布局设计技术

7.4CMOS闩锁效应及其预防措施

7.5压焊块布局设计

7.6电源和地线的设计

7.6.外围电源和地线的分布框架

7.6.2电源和地线在内部分布

7.7习题

第8章CMOS模拟集成电路布局设计

8.1模拟集成电路和数字集成电路的比较

8.2失配的概念

8.3MOS器件的匹配

8.4无源元件的匹配

8.4.1电阻的匹配

8.4.2电容的匹配

8.5寄生效应

8.5.1寄生电容

8.5.2寄生电阻

8.6噪声的防护

8.6.1衬底噪声

8.6.2金属导线之间的串扰

8.7版图布局

8.7.版图布局的概念

8.7.2布局需要注意的问题

8.7.三版图布局实例

8.8运算放大器版图设计实例

8.9习题

第9章铝栅CMOS和双极集成电路的地图设计

9.1铝栅CMOS集成电路

9.1.1铝栅CMOS电路的结构

9.1.2铝栅CMOS集成电路布局实例

9.双极集成电路

9.2.双极晶体管的版图

9.2.双极集成电路的布局设计原则和步骤

9.3双极集成电路版图实例

9.3.15管单元和非门的设计

9.3.2A741型通用集成运输地图设计

9.4习题

附录

附录A0.6μm工艺设计规则(0.6μmTechnologyTopologicalDesignRule)

附录B1.5bLm硅栅cMOSdivaDRC规则文件(1.5μmSi—GateCMOSdivaDRC.rul)

附录C1.5μm硅栅CMOSN单层多晶双层金属LVSDracula规则文件(1.5μmSi—GateCMOSNwellSPDMLVSDraculaFile)

附录D练习参考答案

参考文献

2019-1-14 10:22 上传

点击文件名下载附件

2019-1-14 10:22 上传

点击文件名下载附件

2019-1-14 10:22 上传

点击文件名下载附件

2019-1-14 10:22 上传

点击文件名下载附件