分立式CoolSiC MOSFET的寄生导通行为研究

分立式CoolSiC MOSFET寄生导通行为研究

由米勒电容器引起的寄生导通常被认为是碳化硅MOSFET弱点。为了避免这种效果，硬开关逆变器通常用负栅极电压关闭。然而，这是为了CoolSiC?MOSFET真的有必要吗？

米勒电容器引起的寄生导通常被认为是碳化硅MOSFET弱点。为了避免这种效果，硬开关逆变器通常用负栅极电压关闭。然而，这是为了CoolSiC?MOSFET真的有必要吗？

引言

选择合适的栅极电压是设计所有栅极驱动电路的关键。英飞凌CoolSiC?MOSFET设计师可以选择介于18的技术V和15V栅极之间的开启电压使设备具有极佳的载流能力或可靠的短路耐久性。另一方面，栅极关断电压只需保证设备安全关断即可。英飞凌鼓励设计师0V下关断分立式MOSFET，从而简化驱动电路。

为此，本文介绍了一种容易重现的方法来表示碳化硅MOSFET寄生导通的敏感性和分立式的使用CoolSiC?MOSFET测试结果。

寄生导通效应

电感反馈和电容反馈可能导致半导体开关产生不必要的导通性。若使用碳化硅MOSFET，通常考虑米勒电容产生的电容反馈。图1解释了这种效果。低边开关S2体二极管导通负载电流IL，直至高边开关S1导通。负载电流换向S1之后，S泄漏电压开始上升。在这个阶段，通过米勒电容，漏极电位上升CGD上拉S2.栅极电压。然后，栅极关闭电阻试图抵消和降低电压。但是，如果电阻值不够低，则栅极电压可能超过阈值水平，导致开关损耗直接增加。

直接事件的风险和严重程度取决于具体的操作条件和硬件测量。高母线电压、高母线电压dVDS/dt高结温是最关键的工作点。这些条件不仅会使地上拉栅极电压更严重，还会降低阈值电压。影响硬件的主要因素是：和CGD并联电路板寄生电容器CGS并联外部电容、栅极关断电压和栅极关断电阻。

图1:米勒电容器在二极管关闭期间CGD的影响

表征测试实验的设置和方法

设计师经常研究半导体器件的栅极电荷曲线，以了解其对寄生导通的敏感性。虽然这种方法相当简单——只需大致查看数据表—但无法得出应用结论。其一大缺点在于栅极电荷在本质上是静态的，而寄生导通显然是动态效应。因此，我们在应用条件下对12000进行了专门的表征测试V/45mΩ CoolSiC?MOSFET在TO-247 三引脚和四引脚包装中的寄生导通行为。所有测试均为0V关闭电压。

图2：硬件设置：高边开关S1用作“dv/dt低边开关发生器S2作为测试装置。测试旨在找到可以避免寄生导通的东西S2最大栅极关断电阻。

半桥评估板的配置如图2所示。它主要是一个转向单元，其中低边开关是测试装置，用作高边开关dv/dt发生器。当高边设备导通时，低边设备上的漏极-源极电压升高，导致栅极电压升高。当然，dvDS/dt栅极关断电阻越低，寄生导通的可能性越小。本实验旨在确定临界栅极关断电阻值。所谓的临界栅极电阻是0Ω与获得的参考波形相比，引起的参考波形Q*rr增加10%的值。10%的阈值足以让我们获得可靠的测量数据，但同时也足够小，在大多数应用中可以忽略不计。见图3:100°C下且RGoff值不同时1200V/45mΩ CoolSiC?MOSFET波形示例。参考波形(黑:0Ω）相比，其他波形的Q*rr增加了10%(橙色:12Ω）和40％（红：22Ω）。Q*rr表示三个电荷的总和:(1)体二极管的反向恢复电荷；(2)半导体、布局和无源元件的电容电荷；(3)寄生导通的影响。

在不同的温度、负载电流和电压斜率下进行测试。S1的RGon进行调节。

图3：在100°C下且RGoff值不同时1200V/45mΩ CoolSiC?MOSFET波形示例。参考波形(黑:0Ω）与其他波形相比Q*rr增加了10%(橙色:12Ω）和40％（红：22Ω）。Q*rr表示三个电荷的总和:(1)体二极管的反向恢复电荷；(2)半导体、布局和无源元件的电容电荷；(3)寄生导通的影响。

表征测试结果

在零负载电流下进行测试意味着在开关瞬态之前，测试装置的体二极管没有正偏。没有二极管恢复；瞬态只是电容器的充放电。在这种情况下，寄生电感中的感应电压作用不大。TO-247和TO-247-4引脚包装性能相同。

图4显示了800V和0A测量结果较低。很明显，为了避免寄生导通，更高dvDS/dt和更高温度下，需要更低的RGoff。值得一提的是，即使在50岁V/ns和175°C的条件下，0V栅极关断电压也足以防止寄生导通。假如不能选择极低的RGoff，则可以使用具有有源米勒钳位功能的驱动器（如1EDC30I12MH）。

图4：在测1200V/45mΩ CoolSiC?MOSFET临界栅极电阻值与dvDS/dt函数关系。测量点为0V栅极关闭电压800V和0A在条件下获得。虚线表示计算的趋势线

在较高的负载电流水平下，从S2体二极管到S1的MOS沟的硬换向。由于二极管的反向恢复和感应电压，情况更为复杂。简单地说，有三种效果：

1)体二极管恢复减慢平均水平dvDS/dt，寄生导通缓解。

2)转向电路电感与设备输出电容之间的振荡会局部增加dvDS/dt，使情况更加严重。

3)假设采用标准TO-247包装，源极端子S2的负反馈降低了栅极电压，增加了抗寄生导通的强度。

显然，上述效果的权重取决于实际的硬件设置。°C和0A这是最关键的条件。因此，图4中显示的无寄生导通区域也适用于40A测量-无论是TO-247还是TO-247-4引脚。

对高速开关应用的影响

如图3所示，由电容导通引起的直通电流与体二极管的反向恢复电流难以区分。无论是在二极管还是开关上，这两种效应都会减缓电压瞬变，或使其光滑，增加开关损耗。对于需要最高开关速度的应用，寄生导通会影响性能（类似于使用不当的续流二极管)。

图5显示了在栅极上以18/0V各种碳化硅的工作MOSFET该技术可以实现的最小导开关损耗。并非所有设备都能在这种驱动条件下保持高速开关特性，但结果证实CoolSiC?MOSFET寄生导通具有较高的抗扰性。

图5：在800V，15A和150°C时，不同1200V碳化硅MOSFET最小导通开关损耗可以通过技术实现。测试装置的标称导通电阻为60-80mΩ，18/0在栅极上V运行。

结论

本文介绍了一种表示功率半导体开关对米勒电容器寄生导通敏感性的简单方法。我们用了800V母线电压和50V/ns开关速度下运行的分立式CoolSiC?MOSFET测试结果表明，即使在高速两电平转换器中，0V栅极关断电压也是可行的。当研究开关电压仅为母线电压一半的三电平电路时，情况完全缓解。无论栅极电阻值是多少，CoolSiC?MOSFET几乎没有容性寄生导通。

假设精心设计，栅极-漏极电容极低PCB此时，英飞凌鼓励电力电子工程师使用0V栅极关闭电压驱动分立式CoolSiC?MOSFET，简化栅极驱动设计，不影响性能。

参考文献

[1] K. Sobe et al, “Characterization of the parasitic turn-on behavior of discrete CoolSiC? MOSFETs”, PCIM Europe 2019, Nuremberg, Germany, May 2018

[2] T. Basler et al, “Practical Aspects and Body Diode Robustness of a 1200 V SiC Trench MOSFET”, PCIM Europe 2018, Nuremberg, Germany, June 2018

[3]InfineonAN-2006-01: “DrivingIGBTs with unipolar gate voltage”, Application Note, December 2005

[4] S. Jahdi et al, “Investigation of parasitic turn-ON in silicon IGBT and Silicon Carbide MOSFET devices: A technology evaluation”, ECCE-Europe 2015, Geneva, Switzerland, September 2015

[5] Infineon AN-2017-44: “1200V Highspeed3 IGBT in TO-247PLUS Evaluation Board”, Applcation Note (rev 1), November 2017

来源：英飞凌工业半导体 ，作者：Klaus Sobe