高速电路设计与仿真之电源篇（二）

三、同步开关噪声（SSN）
SSN指开关状态下设备产生的电流瞬时变化（di/dt），回流路径上存在的电感形成交流压降，引起噪声，也称为△i噪声。
如果包装电感引起的地平面波动导致芯片地与系统地不一致，这种现象就是地弹。同样，如果包装电感引起的芯片与系统电源的差异是电源反弹。
因此，综上所述，同步开关噪声并不完全是电源问题。它对电源完整性的主要影响是地面/电源反弹。

SSN主要伴随着设备的同步开关输出（SSO）开关速度越快，瞬时电流变化越明显，电流电路上的电感越大，SSN越严重：

其中，I：单开关输出电流；N：同时，开关的驱动数量；
Lloop：电感在整个回流路径上。

备注：
除了信号本身回流路径的电感外，相距较近的信号串扰也是导致同步开关噪声的因素。

分类：SSN可分为芯片内部开关噪声、芯片外部开关噪声
1.芯片内部开关噪声（on-chip）
如下图所示，当Driver4开关产生的噪声是芯片内部开关的噪声(此时)Driver一是接收端)，可流路径仅通过电源和地面，与信号引脚的寄生电感无关；而当Driver1当作为开关输出时，会产生芯片外部开关的噪声，此时，电流通过信号线和地面，但不通过芯片的电源引脚(信号跳变为1->0）

Lp和Lg为封装中电源和地的寄生电感；
Ls系统电源的电感；

分析：
假设L是封装电源和地面的总电感，Lp和Lg因此：
L=Lp Lg-2Mpg
Mpg：为Lp和Lg耦合电感
此时芯片的实际电压为：

因此，当瞬时开关时，加载在芯片上的电源电压会下降。这只是假设只有一个内部驱动工作。当有多个内部驱动工作时，可以想象压降，从而降低设备的驱动能力。

因此，通常采取以下措施来解决这种情况：
(1)降低芯片内部驱动器的开关速率和同时开关的数量；
(2)降低系统供电的电感，在高速电路设计中使用单独的电源层，保持良好的电源和地面耦合；
(3)减少芯片包装中的电源和地引脚的电感(增加电源和地引脚的数量；尽可能短的布线和铺铜)；
(4)增加电源和地面的相互耦合电感也可以减少总电路电感，因此在高速设计中，电源和地面的引脚应成对分布，并尽可能靠近；
(5)芯片封装中使用旁路电容，使高频电流的电路电感非常小，从而减少SSN
(6)为系统电源增加旁路电容(为高频瞬变交流信号提供低电感旁路，低速信号仍采用系统电源电路)，如下图所示:

2.芯片外部开关噪声（off-chip）
off-chip和on-chip最大的区别是需要考虑信号线的电感。有两种情况：
1->0跳变时，无封装电源引脚的回流；
0->跳变时，回流不包装地引脚。

封装电感引起的压降也可以计算为：

此时芯片的地存在着Vgb电压波动，这就是地弹；同样0->在开关状态下，封装电感会对电源造成一定的压降，即所谓的电源反弹。
注意：
“地弹”是on-chip和off-chip同步输出的综合影响，地弹噪声仅来自封装寄生电感，与系统电源和地面电感无关这也是SSN概念上与地弹不同的根本原因)！

针对于off-chip噪声，可通过以下措施来解决：
(1)降低芯片内部驱动器的开关速率和数量；
(2)减少封装电路电感，增加信号、电源和地面的耦合电感；
(3)包装中使用旁路电容，使电源和地面共享电流电路，减少等效电感。

3.等效电感测量SSN
从以上分析可以看出，实际上是给定电路（di/dt不变的情况)，减少SSN是为了减少信号电路的等效电感(Leff)。

Leff包括三部分：
on-chip开关输出的电路等效电感Leff.P
off-chip驱动从低到高开关输出的电路等效电感Leff.LH
off-chip驱动从高到低开关输出的电路等效电感Leff.HL

SSN绝大多数的产生都是由于芯片包装的问题，但判断高频包装优缺点的最高方法是通过模拟来测试信号电路的等效电感，Leff越大，那么SSN也就越大。

四、旁路电容
通过以上分析，无论是降低电源平面阻抗还是降低电源平面阻抗SSN，旁路电容器起着重要的作用，电源完整性设计的重点是如何合理选择和放置这些电容器。
电容等效阻抗公式会发现，工作频率越高，容量越大，阻抗越小。
拓展：
根据电容的不同作用，电路可分为以下几种：
(1)如果电容器的主要功能是为交流信号提供低阻抗通路，则称为旁路电容器；
(2)如果电容器主要用于增加电源和地面的交流耦合，减少交流信号对电源的影响，则称为去耦电容器；
(3)如果用于滤波电路，则称为滤波电容。

要了解电容在高速电路中的重要作用，首先要了解电容的本质。
1容器的频率特性：
从下图可以看出，实际电容还包含:
寄生串联电阻Rs(ESR)，串联电感Ls(ESL)，泄露电阻Rp，介质吸收电容Cda，介质吸收电阻Rda。

泄露电阻Rp也叫绝缘电阻，值越大，泄漏的直流电流越小，性能越好，一般电容Rp都很大，一般不需要考虑；
等效介质吸收RC电路反应了电容介质本身的特性，是一种有滞后性质的内部电荷分布，它使快速放电然后开路的电容器恢复一部分电荷，所以介质吸收太大的电容不能应用于采样保持电路；
对电容器的高频特性影响最大的是ESR、ESL，此时简化的电容器可以看作是串联谐振电路，其等效阻抗和串联谐振频率为：

电容在低频时(谐振频率低于)，表现为电容元件；
当频率增加(超过谐振频率)时，表现为电感元件；
也就是说，随着频率的增加，电容器的阻抗首先增加，然后减少；等效阻抗的最小值是谐振频率时的容抗和感应阻抗。此时，阻抗恰好等于ESR。

2、电容包装及介质：
实际电容器的特性主要受封装结构和介质材料的影响。
从封装的角度来看，主要是直插式和表贴式(表贴式寄生电感比直插式小很多，所以表贴式用于高频电路)；
介质材料分为陶瓷、云母、纸质、薄膜、电解等。

拓展：
(1)对于更大的值得电容(大于10)uF），一般封装较小的有较小的ESL、ESR！
(2)陶瓷电容广泛应用于数字电路中，具有介电系数高、绝缘性好、温度特性好等优点！

陶瓷电容器常用的介质有：Z5U（2E6）、X7R（2X1）、NPO（C0G）
Z5U：介电系数高，成本低，常用于标称容量高的大容量电容器；但温度特性差，常用于10-85℃；
X7R：介电系数较Z5U低，但电气性能稳定，适用于隔离、耦合、旁路、滤波电路和可靠性要求高的场合；
NPO：电气定性和可靠性要求高的高频场合，电气特性最稳定，损耗低。

电容并联及反谐振：
当不同容量值的电容器并联时，由于每个电容器的谐振频率不同，工作频率在两个（多个）谐振频率之间。有些电容器是容性的，有些是感性的，这形成了一个LC并联谐振电路；
当处于谐振状态时，电感和电容之间的定期能量交换，使流经电源层的电流非常小，电源层处于高阻状态，即：反谐振。
如何减少反谐振的影响是电源完整性设计的重点。

4、电容在PCB的摆放
实际上，中高频小电容器对瞬时电流反应最快，因此高速设计的关键是高频小电容器的处理，尽可能靠近芯片电源引脚，以达到最佳旁路效果。