初识共模电感 - yi394517286的博客 - 与非博客 - 与非网

共模电感(Common mode Choke)，它也被称为共模扼流圈，通常用于过滤计算机开关电源中共模的电磁干扰信号。在板卡设计中，共模电感也在上升EMI用于抑制高速信号线产生的电磁波向外辐射。

小知识：EMI(Electro Magnetic Interference，电磁干扰)

各种高频电路、数字电路和模拟电路混合在计算机内部的主板上，会产生大量的高频电磁波相互干扰，即EMI。EMI电磁辐射污染也会通过主板布线或外部电缆向外发射，不仅影响其他电子设备的正常运行，而且对人体有害。

PC板卡上的芯片不仅是工作过程中的电磁干扰对象，也是电磁干扰源。一般来说，这些电磁干扰可分为串模干扰(差模干扰)和共模干扰(接地干扰)两类。主板上有两个PCB以接线(连接主板各部件的导线)为例，所谓串模干扰，是指两条接线之间的干扰；共模干扰是两条接线和PCB地线电位差引起的干扰。串模干扰电流作用于两条信号线之间，其传导方向与波形和信号电流一致；共模干扰电流作用于信号线和地线之间，干扰电流在两条信号线上流过一半，并以地线为公共电路.

如果板卡产生的共模电流没有衰减过滤(特别是像USB和IEEE 1394接口是高速接口线上的共模电流），因此共模干扰电流很容易通过接口数据线产生电磁辐射-电缆中共模电流产生的共模辐射。美国FCC、国际无线电干扰特别委员会CISPR22以及我国的GB9254等标准规范对信息技术设备通信端口的共模传导干扰和辐射发射有相关限制。为了消除信号线上输入的干扰信号及感应的各种干扰，我们必须合理安排滤波电路来过滤共模和串模的干扰，共模电感就是滤波电路中的一个组成部分。

图2图3

共模电感本质上是一种双向过滤器：一方面，过滤信号线上的共模电磁干扰，另一方面，抑制电磁干扰，避免影响同一电磁环境下其他电子设备的正常运行。

图2是共模电感的常见内部电路示意图。在实际电路设计中，多级共模电路也可以更好地过滤电磁干扰。此外，我们还可以在主板上看到一种与直立共模电感几乎相同的贴片共模电感（图3）。

共模电感工作原理

为什么共模电感模电感？EMI？要弄清楚这点，我们需要从共模电感的结构开始分析。

共模电感滤波电路，La和Lb是共模电感线圈。两个线圈绕在同一个铁芯上，匝数和相位相同(绕反向)。这样，当电路中的正常电流通过共模电感时，电流在同一相位绕组的电感线圈中产生反向磁场并相互抵消。此时，正常信号电流主要受到线圈电阻的影响（以及少量泄漏引起的阻尼）；当共模电流通过线圈时，由于共模电流的同向性，线圈内的同向磁场会增加，使线圈具有高阻抗和强阻尼效果，为了减少共模电流，达到滤波的目的。

事实上，如果将滤波电路的一端连接到干扰源，另一端连接到干扰设备，则La和C1，Lb和C2形成两组低通滤波器，使线路上的共模EMI信号控制在非常低的电平上。该电路可以抑制外部EMI信号传输也可以减少线路本身工作时产生的信号EMI有效降低信号EMI干扰强度。

目前国内生产的小型共模电感采用高频杂信抑制对策，共模扼流线圈结构，信号不衰减，体积小，使用方便，平衡性好，使用方便，质量高。广泛应用于双平衡调音装置、多频变压器、阻抗变压器、平衡和不平衡转换变压器...等。

还有一种共模滤波器电感/EMI滤波器电感采用铁氧体磁心，双线绕组，良好的杂信抑制对策，高共模噪声抑制和低差模噪声信号抑制，低差模噪声信号抑制干扰源，难以变形，体积小，使用方便，平衡好，使用方便，质量高。广泛应用于抑制电子设备EMI噪音、个人电脑及外围设备USB线路、DVC、STB的IEEE1394线路、液晶显示面板、低压微分信号...等。

漏感和差模电感

对于理想的电感模型，当线圈完成时，所有磁通量都集中在线圈的中心。但通常环形线圈不会绕过一周，或绕组不紧密，导致磁通量泄漏。共模电感器有两个绕组，间隙相当大，导致磁通量泄漏，形成差模电感器。因此，共模电感器一般具有一定的差模干扰衰减能力。

在滤波器的设计中，我们也可以使用泄漏感。例如，在普通滤波器中，只安装共模电感，利用共模电感的泄漏感产生适量的差模电感，抑制差模电流。有时，有必要人工增加共模扼流圈的泄漏感，提高差模电感，以达到更好的滤波效果。从看板卡的整体设计来看，共模电感

在一些主板上，我们可以看到共模电感，但在大多数主板上，我们会发现元件被省略了，有些甚至没有保留位置。这样的主板合格吗？

不可否认，共模电感能抑制主板高速接口的共模干扰，有效避免EMI电磁辐射影响其他外设的正常工作和我们的健康。但也需要指出的是，板卡的防护EMI设计是一个庞大而系统的工程，共模电感的设计只是其中的一小部分。高速接口处有共模电感设计板卡，不一定是整体防EMI设计就优秀。因此，从共模滤波电路中，我们只能看到板卡设计的一个方面，这一点很容易被大家忽视，犯见木不见林的错误。

只有了解板卡的整体防护EMI只有通过设计，我们才能评估板卡的优缺点。然后，优秀的板卡设计是防止的EMI一般性能上会做哪些工作？

●主板Layout(布线)设计

对于优秀的主板布线设计，时钟布线大多采用屏蔽措施或靠近地线以减少EMI。对多层PCB设计，相邻PCB布线层将采用开环原则。从一层到另一层，导线将避免在设计中形成环。如果布线形成闭环，它将起到天线的作用并增强EMI辐射强度。

信号线的不同长度也会导致两条线路的阻抗不平衡，形成共模干扰。因此，在板卡设计中，信号线将通过蛇线处理，使其阻抗尽可能一致，减弱共模干扰。同时，蛇线在布线时也会最大限度地减少弯曲摆幅，从而减少环形区域的面积，从而降低辐射强度。

在高速PCB在设计中，接线长度一般不是时钟信号波长1/4的整数倍，否则会产生谐振和严重影响EMI辐射。同时，布线应确保回流路径最小、最畅通。对于去耦电容器的设计，其设置应靠近电源管脚，电容器的电源布线和地线周围的面积应尽可能小，以减少电源的波纹和噪声EMI辐射。

当然，以上只是PCB防EMI设计原则的一小部分。Layout设计是一门非常复杂和深刻的知识，甚至是很多DIYer有这样的共识：Layout优秀的设计对主板的整体性能有很大的影响。

●切断主板布线

绝对不可能完全隔离主板电路之间的电磁干扰，因为我们不能一个接一个地包裹电磁干扰，所以我们应该采取其他方法来减少干扰的程度。主板PCB金属导线是传输干扰电流的罪魁祸首。它像天线一样传输和发射电磁干扰信号。因此，在适当的地方切断这些天线是有用的预防措施EMI的方法。天线断了，用一圈绝缘体包围，自然会大大减少对外界的干扰。在断开处使用滤波电容也可以进一步减少电磁辐射泄漏。这种设计可以显著提高高频工作的稳定性，防止高频工作EMI许多大型主板制造商在设计中使用了辐射的产生。

图注：断开设计用于防止电磁干扰通过这些接口向外传输，形成电磁辐射图中电路板上的亮线清晰可见。USB设计完接口部分后，可以大大改进EMI电流向外辐射的可能性。

●设计主板接口

不知道大家有没有注意到，现在的主板附上一块开口的薄铁挡板，其实也是用来防止的EMI的。虽然现在的机箱EMI屏蔽性能好，但电磁波仍会从机箱表面的开口泄漏，如PS/2接口、USB以及并、串等的开口。孔的大小决定了电磁干扰的泄漏程度。开口孔径越小，电磁干扰辐射越弱。对方形孔，L它的对角线长度。

使用挡板后，挡板上翘起的金属触片会通过机箱与主板上的输入输出部分接地，不仅会衰减EMI，减小方孔尺寸，进一步降低L值，从而更有效地屏蔽电磁干扰辐射。

以上三点只是主板设计中除电路设计外的几个主要预防措施EMI由此可见，主板的防护EMI设计是一个整体概念。如果整体设计不合格，会带来更大的电磁辐射，这是一个小的共模电感无法弥补的。

共模电感是必要的

缺乏共模电感=预防EMI性能低下？这样的说法显然是颇为片面的。

诚然，因为国家现在EMI相关规范不完善，部分厂家钻了这个漏洞省料，整体防范EMI性能大肆节约材料压缩成本（包括共模电感），直接后果是主板防御EMI性能极低；但对于整体设计优良、材料不收缩的主板，即使没有共模电感，其整体防护EMI性能仍能满足相关要求，这类产品仍然合格。因此，判断主板是否有共模电感的优缺点很简单.

共模电感的测量和诊断

电源滤波器的设计通常可以从共模和差模两个方面考虑。共模滤波器最重要的部分是共模扼流圈。与差模扼流圈相比，共模扼流圈的一个显著优点是电感值高，体积小。设计共模扼流圈时要考虑的一个重要问题是漏感，即差模电感。通常，计算漏感的方法是假设它是共模电感的1%，实际上是共模电感的0.5%~4%之间。这种误差的影响在设计最佳性能的扼流圈时可能不容忽视。

漏感的重要性

漏感是如何形成的？即使没有磁芯，所有的磁通都集中在线圈的芯内。但是，如果环形线圈没有绕满一周，或者绕制不紧密，那么磁通就会从芯中泄漏出来。与线匝间的相对距离和螺旋管芯体的磁导率成正比。共模扼流圈有两个绕组，设计成沿线圈芯传导相反的方向，使磁场为0。为了安全起见，芯上的线圈不是双线绕组，所以两个绕组之间有相当大的间隙，这自然会导致磁通量的泄漏。也就是说，磁场并不是真的0。共模扼流圈的漏感是差模电感。事实上，与模具差异有关的磁通必须在某一点上离开芯，换句话说，磁通在芯外形成一个闭合回路，而不仅仅局限于环芯。

如果芯体有差模电感，差模电流会使芯体内的磁通偏离零点。如果偏差过大，芯体会产生磁饱和，使共模电感与无磁芯电感基本相同。因此，共模辐射的强度就像电路中没有扼流圈一样。共模环线圈中差模电流引起的磁通偏差可以从下面的公式中得出:

芯体中的磁通变化，Ldm是测得的差模电感，是差模峰值电流，n是共模线圈的匝数。

有以下规则：

是差模峰值电流，Bmax是磁通量的最大偏差，n是线圈的匝数，A是环形线圈截面积。Ldm是线圈的差模电感。

共模扼流圈的差模电感可以按如下方法测得：将其一引腿两端短接，然后测量另外两腿间的电感，其示值即为共模扼流圈的差模电感。

共模扼流圈综述

滤波器设计时，假定共模与差模这两部分是彼此独立的。然而，这两部分并非真正独立，因为共模扼流圈可以提供相当大的差模电感。这部分差模电感可由分立的差模电感来模拟。

为了利用差模电感，在滤波器的设计过程中，共模与差模不应同时进行，而应该按照一定的顺序来做。首先，应该测量共模噪声并将其滤除掉。采用差模抑制网络(Differential Mode Rejection Network)，可以将差模成分消除，因此就可以直接测量共模噪声了。如果设计的共模滤波器要同时使差模噪声不超过允许范围，那么就应测量共模与差模的混合噪声。因为已知共模成分在噪声容限以下，因此超标的仅是差模成分，可用共模滤波器的差模漏感来衰减。对于低功率电源系统，共模扼流圈的差模电感足以解决差模辐射问题，因为差模辐射的源阻抗较小，因此只有极少量的电感是有效的。

尽管少量的差模电感非常有用，但太大的差模电感可以使扼流圈发生磁饱和。可根据公式(2)作简单计算来避免磁饱和现象的发生。

用LISN原理测量共模扼流圈饱和特性的方法

测量共模线圈磁芯(整体或部分)的饱和特性通常是很困难的。通过简单的试验可以看出共模滤波器的衰减在多大程度上受由60Hz编置电流引起的电感减小量的影响。进行此项测试需要一台示波器和一个差模抑制网络(DMRN)。首先，用示波器来监测线电压。按如下方法从示波器的A通道输入信号，将示波器的时间基准置为2ms/div，然后将触发信号加在A通道上，在交流电压达到峰值时会有线电流产生，此时滤波器效能的降级是意料中的事情。差模抑制网络(DMRN)的输入端连接到LISN，输出端用50的阻抗进行匹配且与示波器的B通道相连。当共模扼流圈工作在线性区时，在输入电流波动期间，B通道监测到的发射增加值不超过6—10dB。图1为此测试在示波器上显示的结果，上面的曲线为共模发射；下面的曲线为线电压。在线电压峰值期间，桥式整流器正向导通且传送充电电流。

图1示波器上显示的由于60Hz充电电流引起的共模扼流圈的降级

图一

如果共模扼流圈达到饱和，那么在输入浪涌增加时，发射将会增加。如果共模扼流圈达到强饱和，发射强度与不加滤波器时的情况是一样的，也就是说很容易达到40dB以上。

这些实验数据可用其他方法来解释。发射最小值(线电流为0的时候)是滤波器无偏置电流时表现出来的效果。峰值发射与最小发射的比率，即降级因子，用来衡量线电流偏移量对滤波器实际效果的影响。降级因子较大表明共模扼流圈磁芯完全没有得到恰当的使用，较好的滤波器的“固有降级因子”差不多在2—4之间。它是由两种现象产生的：第一，60Hz充电电流引起的电感减小(如上所述)；第二，桥式整流器的正向及反向导通。共模发射的等效电路由一个阻抗约为200pF的电压源、二极管阻抗和LISN的共模阻抗组成，如图2所示。当桥式整流器正向偏置时，在源阻抗、25和LISN共模阻抗之间会产生分压现象。当桥整流器反向偏置时，在源阻抗、整流桥反偏电容、LISN之间产生分压现象。当二极管整流桥反向偏置电容较小时，对共模滤除有一定效果。当整流桥正向偏置时则对共模滤除没有影响。

图2共模辐射等效电路

图2共模辐射等效电路

由于产生了分压，固有降级因子的预期值为2左右。实际值的变化相当大，主要取决于源阻抗和二极管整流桥反向偏置电容的实际大小。在Flugan发明的一个电路中，正是应用这个原理来减小镇流器的传导发射的。

用电流原理测量共模扼流圈饱和特性的方法

如果测试人员相当谨慎，那么就可以采取类似MIL-STD-461中的测试装置来检测共模扼流圈的饱和特性。这个原理的应用如下：测试时采用两只电流探头，低频探头监测线电流，高频探头仅测量共模发射电流。线电流监视器作为触发源。不过，使用电流探头的一个隐患是差模电流衰减是管芯内绕组导线对称性的函数。如果精心合理安排绕线布局的话，30dB左右的差模电流衰减是能够得到的。即使达到这个衰减值，测得的差模分量也可能超过预期的共模分量值。可用如下两项技术来解决这一问题：第一，将一只6kHz转折频率的高阶高通滤波器与示波器串联(注意应用50的终端阻抗进行匹配)。第二，在每只10μF的电容与电源总线之间接入一根导线。为了测量共模辐射，电流探头应夹在这些载有极小线电流的导线近旁。

共模扼流圈内存在的差模与共模磁通

为了快速且浅显地介绍共模扼流圈的作用，可考虑采用以下论述：“共模扼流圈管芯两侧的磁场相互抵消，因此不存在磁通使管芯饱和。”尽管这种论述对共模扼流圈作用的直觉叙述具体化了，但实质上并非如此。

参考以下围绕麦克斯韦方程所进行的讨论：

*假设电流密度J产生磁场H，那么就可得出结论：附近的另一个电流不会抵消或阻止磁场或者是由此而产生的电场。

*同样一个相邻的电流可以导致磁场路径的改变。

*在环形共模电感的特殊场合中，每条引线中的差模电流密度可假定是相等的，且方向相反。所以由此而产生的磁场必定在环形磁芯周边上的总和为0，而在其外部则不为0！

磁芯的作用就好像它在线圈绕组的间隙处裂为两半时所表现出来的效果一样。每个绕组在环形线圈一半的区域内产生磁场，意指穿过空气的磁场必定会形成自封闭回路，图3是环形磁芯和差模电流磁路的示意图。

图3共模环形磁芯中差模磁路示意图

图3共模环形磁芯中差模磁路示意图

漏感综述

共模扼流圈能发挥一定的作用是由于μcm比μdm大好几个数量级的缘故，因为共模电流通常很小，可以通过使L/D保持在较低值来获得更小的μdm。

为了得到共模电感，同时又要使差模电感最小，最好是采用横截面积较大的磁芯绕制成多匝线圈。采用较大的螺旋管磁芯，也并非一定要这样的磁芯，可在共模扼流圈内并入有效的差模电感。因为差模磁通是远离磁芯(环形结构)的，因此可能会产生极强的辐射。尤其是滤波器安装在PCB板上的情况下，这种辐射可以耦合到电源线，使传导发射增强。当磁性材料被带到场内时(例如，环形磁芯放置在铁壳里)，差模磁导率就可能会显著地增加，从而由于差模电流而导致磁芯的饱和。

无辐射共模扼流圈结构

为了实现有效的滤波器设计，磁通离开磁芯引起的辐射问题必须予以解决。其办法有是将差模磁通限制在磁性结构物体中(壶形铁芯)，或者是为差模磁通(E形铁芯)提供一条高磁导率的路径。

壶形铁芯结构

如果共模扼流圈采用壶形铁芯结构，那么就需两个绕轴。图4示意出了壶形铁芯窗格里的两组线圈及其产生的磁通路径。同时也表明了同一结构条件下的差模磁通路径。

图4共模壶形铁芯电感中的磁路

图4共模壶形铁芯电感中的磁路

注意第一组，所有的磁通均在铁芯内部。正是由于这种结构，从铁芯外表面到其中心垂直隔板间的空气隙长度决定了纯磁阻的大小。使用磁导率大于10的垫圈后，就可以通过改变垫圈(其值等于空气隙长度)内外半径的大小来控制纯磁阻。壶形铁芯的差模电感、共模扼流圈可按如下公式计算：

具体尺寸如图5所示。

图5壶形铁芯计算差模电感时的具体尺寸

图5壶形铁芯计算差模电感时的具体尺寸

减小差模路径上的磁阻将使差模电感增加。使用这种共模扼流圈的最显著的优点就在于壶形铁芯具有固有的“自屏蔽”特性。

E形铁芯结构

另外还有一种共模扼流圈，它比环形磁芯线圈更易绕制，但比壶形铁芯线圈的辐射更厉害，E形铁芯线圈如图6所示。图中表明，共模磁通将外部引线上的两组线圈都联系在一起了。为了获得较高的磁导率，在外部引线上应没有空气隙。另一方面，差模磁通将外部引线和中心引线联系起来。差模路径中的磁导率可以通过使中心引线彼此隔开来取得，中心引线是产生辐射的主要区域。

共膜滤波器JEPSUN-CM系列，常用于：

EMI辐射噪声抑制的任何电子设备，USB接口线的个人电脑及周边，1394线的个人电脑，DVC，机顶盒，液晶显示器面板，低电压差分信号传输(LVDS)。捷比信高频绕线共模电感高度有效的噪声抑制，高共模阻抗噪声波段和低差模阻抗信号频段。