从AGI 到互联技术元年，重塑算力世界秩序

作者：奇怪摩尔 Kiwimoore

ChatGPT 降生一年后，以Sora为代表的 AGI 完成突破性发展，再度引爆了高性能计较市场。面临以天为单元飞速迭代的算力需要，以及单个处理器功能的增进逆境（Scale up），促使企业转向扩大计较集群范围，踏上Scale out 之路。从此，行业所面对的焦点挑衅也从“单个芯片-集群”，“算力-互联”改变。伴有AGI的降生，互联元年同步开启。

2024年3月5日，互联畛域先行者奇怪摩尔在“奇芯合粒 异往无前”2024秋季宣布会上正式推出了基于 Kiwi SoChiplet Platform 的全系列互联产物及全栈式互联解决计划。该系列产物包括“高性能互联芯粒IO Die、高性能互联底座 Kiwi 3D Base Die、UCIe 规范 Die2Die IP以及网络加快芯粒NDSA Family”，周全遮盖片内、片间直至网间的互联场景。基于IO Die，奇怪摩尔及分工火伴Ventana发布配合推出了环球首款服务器级的RISC-V CPU；同时，奇怪摩尔也基于Base Die宣布了环球首款3DIC AI芯片“AI Booster”。

UCIe Board member 陈健在宣布会上暗示 “在Deep Learning、大模子时期激增的算力需要、摩尔定律放缓、封装手艺演进”等多种要素的配合感化下，Chiplet和IO Die为代表的互联芯粒因在良率、进步前辈制程解耦、复用才能等方面所显示出的上风，成为了汗青的抉择。基于Chiplet架构和通用互联规范，一个开放性、跨公司、支撑规模化复用的“货架芯片”市场正慢慢成为全行业的愿景。

这一愿景依赖于模子创新和无尽的算力需要。往常，从微软到google，从阿里到字节跳动，万卡集群俨然成为大模子锻炼的标配。想支持更大的模子，算力根底办法和出产体式格局必需同步改变。起首，异构加快和超大范围平台，使更大范围的集群设想成为大概；其次，想经由过程Scale Out体式格局晋升集群算力，必需从网络层面动手，互联三要素 “Bandwidth, Efficiency, Workload”缺一弗成。

在网络侧，奇怪摩尔自研的高性能网络加快芯粒Kiwi NDSA（Network Domain Specific Accelerator）系列，内建RoCE V2 高性能 RDMA (Remote Direct Memory Access) 和数十种卸载/加快引擎，可作为自力芯粒，完成体系分歧地位的加快。同时，经由过程硬件可设置，软件可编程的灵巧软硬件架构，可以或许餍足客户对庞杂营业场景的多样化需要。得益于Chiplet、RISC-V和FPGA的灵巧组合，Kiwi NDSA 卓越的均衡了通用与公用，功能和本钱间的抵触。

据奇怪摩尔产物及解决计划副总裁祝俊东先容，奇怪摩尔NDSA家族产物之一，“NDSA-RN-F” 将于近期问世。作为环球首批200/400G的高性能FPGA RDMA网卡，“NDSA-RN-F”具有极高的集群扩大才能，能够大幅晋升集群节点间的东西向流量交互服从，使得更大范围的集群设想成为大概。同时领有us级超低延时，支撑约数十 MQP高并发，功能远超同类FPGA产物，并媲美环球标杆 ASIC产物。

NDSA家族产物之二，环球首款支撑800G带宽的RDMA NIC Chiplet产物 “NDSA-RN”。其功能更加微弱，除带宽升级到800G以外，延时也降至ns级，并支撑数十GB的超大范围数据包，性能将逾越今朝环球标杆ASIC产物。

网间互联的瓶颈与痛点，并不是为云办事厂商独占。存算一体的环境中，互联芯粒能无效晋升体系功能、集成度、可扩展性和可靠性。亿铸科技副总裁李明暗示，AI大算力芯片合作焦点正逐渐转向 “存储、算力，破除墙”等挑衅。存算一体在破除“存储墙”方面拥有天赋上风。亿铸致力于连系存算一体+Chiplet芯粒上风，在AI算力芯片家当款式的基础上，进献更具性价比、能效比、算力进展空间的AI大算力芯片进展新门路。

芯片间互联场景，受AI等各类大算力场景的驱动，计较架构将从异构计较进一步走向多种异构融会的超异构并行计较，片间互联瓶颈进一步凸显。NDSA家族产物之三，奇怪摩尔自研的环球创始GPU Link Chiplet “NDSA-G2G”，经由过程RDMA和D2D手艺，在芯片间搭建了高速数据互换网络，可完成近TB/s的超高速数据传输，其功能达到环球当先程度，餍足AI芯片关于片间互换不息增进的需要。

Die间互联：Die-to-Die IP

Die间互联畛域，奇怪摩尔发布将正式宣布环球首批支撑 UCIe V1.1 的 Die2Die IP “Kiwi-Link”，互联速率高达 32GT/s，延时低至数nS。周全支撑UCIe、CXL、Streaming等支流和谈，即插即用；同时支撑规范封装/进步前辈封装等多种封装形状。

“为达到货架芯粒的愿景，开放互通的D2D标准是关头要素” ，陈健先容，UCIe 最新1.1规范在1.0规范基础上进行了全方面的进级，此中包孕汽车行业加强特点，全栈流和谈，封装本钱优化和测试认证。作为构建开放芯粒生态的规范构造，UCIe 将经由过程各方面的起劲促进Chiplet生态的进展和成熟。

宏观层面，在摩尔定律放缓后台继续晋升单个芯片设想范围及能效，片内互联手艺制造了新的工程造诣。作为发布会的亮点初次登台表态的 Kiwi SoChiplet Platform奇怪摩尔宣布这一系列互联产物根底。其基于高性能互联网络Kiwi Fabric，可高效连贯调理海量高速节点完成多Die间高带宽、低延时的互联。

基于该平台，客户能够轻松构建多样化的产品线完成连贯计较和存储连贯分手相对于本钱产物功能继续坚持国际当先水准。

在本次宣布的RISC-V CPU Chiplet计较单位部份，即Ventana Veyron V2处理器，在其前身V1基础上进行了庞大进级供应更好的Performance/W。

Ventana创始人兼CEO Balaji Baktha暗示：Ventana奇怪摩尔配合建立了一个扩大架构，可将多个Ventana Veyron V2奇怪摩尔 的I/O Die构成分歧设置的SoC，从而取得功率本钱和SKU优化。

“RISC-V和Chiplet目的同为构建一个本钱加倍昂贵加倍天下两者的组合布满想象力，将会塑造全新贸易形状。” 陈健就此暗示。

Kiwi 3D Base Die，为Edge AI提速

Kiwi 3D Base Die拥有极高的互联密度经由过程3D D2D、PCIe等高速接口可以或许以20%的功耗完成8倍于2.5D布局的互联密度；

基于3D Base Die奇怪摩尔面向Edge AI，正式推出了环球首款通用3DIC Chiplet “AI Booster”，将32颗存算一体单位整合在一起经由过程底层的Base Die举行垂直互联，从而完成功能和灵活性圆满兼容。

针对AI Booster设想方面教训，不同于传统的封装设想，Chiplet设想更加庞杂，需要从体系层面界说团体设想思绪包孕架构、片内互联体式格局、封装布局和工艺需求架构、电路、封装设想和工艺团队慎密合营。

当然，Chiplet作为一种设想体式格局，离不开业余EDA对象支撑。芯和半导体联结首创人代文亮博士暗示奇怪摩尔本次宣布的多个2.5D/3DIC产物设想恰是基于芯和3DIC Chiplet设想仿真EDA平台，从架构索求、物理完成阐发考证旌旗灯号完整性仿真、电源完整性仿真终究签核的全流程解决计划，极大地进步 了芯片设想的迭代速率终究完成云云卓越产物。

，Scaling 已成为全行业存眷核心。无论自然界仍是野生智能，在scaling个别交换、互联都是促进从量变到量变焦点体系总算力，由算力、算力密度、互联带宽、IO带宽、存储带宽配合抉择。互联仅有无奈经由过程Scaling晋升的参数奇怪摩尔作为一家专一于互联手艺的企业，致力于经由过程互联手艺立异晋升互联密度的壁垒，助力AGI时期手艺言语对立的可能性分工火伴配合建筑AGI时期的巴别塔。