后摩尔定律时代的计算机性能提升之道

Version[1.00]

《RISC-V 手册 读完《开源指令集指南》后感受

原着DAVID PATTERSON, ANDREW WATERMAN，翻译:勾凌睿、黄成、刘志刚 校阅：包云岗

1. 后摩尔定律时代的到来

1965年，戈登·摩尔准备了一份关于计算机存储器发展趋势的报告。他整理了一份观察资料。当他开始绘制数据时，他发现了一个惊人的趋势。每个新芯片通常包含前任的两倍容量，每个芯片在前一个芯片生成后生成18~如果这一趋势在24个月内继续，计算能力将比时间周期呈指数级增长。

在摩尔定律持续有效的40多年内，提高晶体管性能的策略方便有效。

半导体制程进入7ns之后，在摩尔定律中，晶体管容量和计算机性能的周期越来越长。仅仅依靠提高晶体管性能的方法来限制成本和功耗。所以它进入了后摩尔定律时代。

早期的微处理器有单独的浮点操作芯片，因此可以选择浮点操作指令。摩尔定律让我 所有功能(包括浮点操作)都很快在同一个芯片上实现，并在指令中逐一模块化 渐消失。只在更简单的处理器中实现完整的指令集子集，并使用软件异常模拟未实现的子集 就像几十年前的指令一样 IBM 360 的 44 型号和 Digital Equipment microVAX。RV32I 的不同 完整的软件堆栈只需要 RV32I 因此，对于基本指令， RV32G 未实现的指 令，RV32I 处理器无需通过软件异常来进行模拟。最接近这方面 RISC-V 的 ISA 可能是 Tensilica Xtensa，专为嵌入式应用设计。它的指令集包含 80 基本指令。并且它 该指令集旨在用户根据自己的需要扩展一些加速指令，以加速其应用程序。与 Tensilica Xtensa 相比，RV32I 基础更简单 ISA，具有 64 位置地址版，超级计算机和微型计算机 控制器提供有针对性的指令集扩展。

摩尔定律（Moore’s law）性价比重大提高的唯一途径是在特定领域(如深度学习， 添加自定义指令，增强现实，组合优化，图形等。

2. RISC ISA

1980年开始，在 David Patterson 的带领下，UC Berkeley 在总结各种计算机指令集架构的优缺点的基础上，计算机科学家们完成了软件程序运行的特点RISC-I ISA的设计。因为RISC-I 设计的成功，概念相似ISA统一分类RISC ISA。

成为先驱者的一个问题是，你总是犯错误，我永远不想成为先驱者。最好看到先驱者犯的错误， 赶快做这件事，成为第二个做这件事的人。 ——Seymour Cray，1976 年

Berkeley RISC is one of two seminal research projects into reduced instruction set  computer (RISC) based microprocessor design taking place under the Defense Advanced Research Projects Agency Very Large Scale Integration (VLSI) VLSI Project. RISC was  led by David Patterson (who coined the term RISC) at the University of California,  Berkeley between 1980 and 1984.[1] The other project took place a short distance away  at Stanford University under their MIPS effort starting in 1981 and running until 1984.  Berkeley's project was so successful that it became the name for all similar designs to follow; even the MIPS would become known as a "RISC processor". The Berkeley RISC design was later commercialized by Sun Microsystems as the SPARC architecture, and inspired the ARM architecture.

3.RISC-V

在David Patterson 和 John Hennessy 等UC Berkeley、Stanford 从1980年开始机科学家RISC-I对计算机开始ISA研究从未中断，成立于2010年 RISC-V ISA。

RISC-V 模块化、向量化开源ISA。

RISC-V是计算机架构设计领域40年的研究成果，必将在后摩尔定律时代承担起提高计算机性能的重任。

我们认为 RV32V 实现模块化向量 ARM-32、MIPS-32 和 x86-32 的增量式 SIMD 架构在成本-能耗-性能、复杂性和编程简单性方面的巨大优势可能是选择 RISC-V 的最 有说服力的论据

有什么区别？首先，RISC-V 整数计算操作中没有字节或半字宽度。操作始终 是以完整的寄存器宽度。内存访问所需的能量比算术操作高几个数量级。因此，低宽度数 可以通过访问节省大量能量，但不会计算低宽度。ARM-32 对 在大多数算术逻辑操作中，您可以选择移位它。尽管使用了这些指令 频率很低，但它使数据路径和数据路径更加复杂。相比之下，RV32I 提供单独的移动 位指令。 RV32I 它们不包括乘法和除法，它们包括在可选中 RV32M (见第 4 章）。与 ARM-32 和 x86-32 不同的是，即使处理器不添加乘除法扩展，也是完整的 RISC-V 软件栈也可以 可缩小嵌入式芯片的面积。MIPS-32 汇编程序可能使用一系列移位和加法指令 为了提高性能，程序员可能会看到处理器执行汇编程序中没有的指令， 然后造成混淆。RV32I 这两个特征可以忽略：循环移位指令和整数算术溢出检测 可以使用多个特征 RV32I 指令来实现（参见第 2.6 节）。

我们已经介绍过了 RISC-V 基本指令集和解释 ARM-32，MIPS-32 和 x86-32 相 比，它做了什么选择？我们现在通过真实程序进行直接竞争。图 2.5 显示了我们 基准测试-使用 C 插入排序的实现。图 2.6 它总结了不同的编译方法 ISA 后， 指令数和字节数插入排序。 图 2.8 至 2.11 插入排序编译生成的显示 RV32I，ARM-32，MIPS-32 和 x86-32 的汇 编代码。尽管强调简单，RISC-V 版本使用相同数量或更少的指令， 而不同架构的一代 尺寸非常接近。在这个例子中，RISC-V 比较、执行分支指令和 ARM-32 和 x86-32 中花 各种寻址模式和出栈指令一样，可以节省大量指令

又过了十年，ARM 也遇到了同样的地址问题。但他们没有像 x86-64 那样，把旧的 ISA 扩展到支持 64 位地址。他们利用这个机会发明了一个新的 ISA。从头设计一个新 ISA， 他们不必继承 ARM-32 他们重新设计了现代的许多尴尬特征 ISA： ? 将整数寄存器的数量从 15 增加到 31; ? 删除寄存器组 PC; ? 为大多数指令提供从硬连线到零的寄存器（r31）; ? 与 ARM-32 不同，ARM-64 所有数据搜索模式都适用于所有数据大小和类型； ? ARM-64 去除了 ARM-32 加载存储多个数据的指令 ? ARM-64 去除了 ARM-32 执行指令条件的选项。

RISC-V 开放和标准的扩展可能意味着在指令集最终确定之前可以得到反馈 争论使得进一步修改为时不晚。理想情况下，少数成员会先实现一个建议， 然后提交通过 FPGA 让实现过程变得容易。通过 RISC-V 基础委员会提交指令 扩展所需的工作量相对适中，他们将努力控制 ISA 至少的变化至少不像 x86-32 那样有太 快速变化(见[1]章图 1.2）。另外别忘了，不管有多少扩展被应用了，这一章提到的这些 一切都是可选的。 我们希望 RISC-V 适应技术需求的发展，同时保持简洁高效。如果 RISC-V 成 它将成为过去的增量式 ISA 革命性的突破。