指甲盖大小塞了500亿晶体管！领先台积电，IBM打造世界首款2纳米芯片！能耗仅为7纳米的1/4！...

文章来源：EETOP

我们知道，2014年IBM已将其Microelectronics部门出售给GlobalFoundries时，IBM已宣布退出芯片OEM业务。

但这年来，尽管如此IBM退出OEM业务，但似乎IBM从未放弃半导体先进技术的研发，不时传播IBM推出世界领先一两代的最先进技术。

据IBM5月6日官网消息，IBM声称打造了世界上第一个2纳米芯片，极大地推动了当前芯片生产技术的前沿，在半导体设计和工艺上取得了突破。

在IBM Research的Albany工厂制造的2 nm晶圆的特写，肉眼可见单个芯片

使用透射电子显微镜观察到的2nm芯片,2nm小于人类DNA单链的宽度

IBM官网发布的2纳米芯片宣传片：

性能飞跃

在这里IBM的2nm制程号称在150mm2.500亿晶体管塞入指甲盖大小的区域，平均每平方毫米3.3亿。相比之下，台积电和三星7nm工艺约为每平方毫米9000万晶体管，三星500万晶体管LPE为1.3亿晶体管，台积电5nm则是1.7亿晶体管。

据IBM 的说法，其2nm 可与现有的7架构相匹配nm 在相同的性能下，只有7纳米的1/4功耗，也就是说，如果放入现代手机，可能需要四天充电一次。或者，它也可以与现有的7相匹配nm 在相同的能耗下，增加45%的性能可能会带来更高的计算能力，比如笔电、自驾等。其他包括数据中心、太空探索、人工智能5G、6G，甚至量子运算也可能受益。

2纳米研发路线及技术细节

据悉，目前担任IBM混合云研究副总裁Mukesh Khare带领它完成2纳米技术的突破。

资料显示，Khare从1999年到2003年，从事90纳米工作SOI随着工艺的发展，这个过程将是Power4和Power4 进入市场后，他负责65纳米和45纳米SOI这些技术被推进Power5和Power6.之后，他对用于对方Power研究了732纳米技术，然后研究了Power8上22纳米工艺中使用的高度k /金属栅极技术。然后Khare继续担任奥尔巴尼纳米技术中心半导体研究总监，

如下图所示，这是IBM2纳米芯片制造技术的要点。里面有很多东西，让我们把它拆开一点。

首先，在这个芯片上，IBM使用一个叫做纳米堆叠的晶体管，它会NMOS晶体管堆叠PMOS晶体管的顶部，而不是让它们并排放置，以获取电压信号，并将位从1转换为零或从0转换为1。有时这些晶体管也被称为晶体管gate all around或GAA晶体管目前广泛应用于各大晶圆厂D晶体管技术FinFET的接班人。我们可以从以前的介绍中看到，FinFET晶体管将晶体管的源极和漏极通道拉入栅极，纳米板将多个源极和漏极通道嵌入单个栅极，以提高密度。

IBM表示，由2纳米工艺制成的测试芯片可容纳指甲大小的500亿晶体管。

在IBM在这种实现方案下，纳米片有三层，每层宽度为40纳米，高度为5纳米。如果你看上表的右侧，这是一个纳米片的侧视图，显示它的侧视图，间距为44纳米，网格长度为12纳米，Khare认为这是大多数其他晶圆代工厂在2纳米工艺中使用的尺寸。

2纳米芯片的制造还包括所谓的底部电介质隔离（bottom dielectric isolation），它可以减少电流泄漏，从而有助于减少芯片上的功耗。上图为浅灰色条，位于中间横截面三堆晶体管板下。

IBM另一种为2纳米工艺创造的新技术称为内部空间干燥工艺（inner space dry process），从表面上看，这听起来很不舒服，但实际上这种技术使它不舒服IBM能够进行精确的门控制。

在实施过程中，IBM它也被广泛使用EUV该技术包括芯片工艺的前端EUV7纳米工艺已广泛应用于图案化，而不仅仅是在中间和后端。重要的是，IBM芯片上的所有关键功能都将使用EUV蚀刻光刻技术，IBM也弄清楚了如何使用单次曝光EUV减少用于蚀刻芯片的光学掩模数量。

这种改进的最终结果是，制造2纳米芯片所需的步骤远低于7纳米芯片，这将促进整个晶圆厂的发展，并可能降低一些成品晶圆的成本。我们可以看到这一点。

最后，2纳米晶体管的阈值电压(上表)Vt）可根据需要增加和减少。例如，手持设备的电压较低，而100亿台超级计算机的电压较低CPU高电压。

IBM硅锗通道是否会用于这种2纳米技术，但显然是有可能的。

能否量产是关键

当然，试生产的成功和能量生产还是两码事，IBM2015年宣布试制7nm工艺成功，但直到去年8月才出现第一款商业产品。IBM这里宣布的意义比较强烈，何时能推出产品是另一回事。

在目前的量产工艺技术中，台积电5领先nm，由苹果的M1、A14芯片及华为Kirin 9000使用，其次是三星5LPE，用在Snapdragon 888芯片，然后是两家公司广泛使用的7nm工艺技术。自然，每个人都在努力推进更高密度的芯片，其中台积电4nm与3nm预计明年量产，而2nm也取得了关键突破，离开IBM并不远。反倒是Intel的7nm制程芯片（Intel晶体管的工艺技术密度较高，因此台积电约为5nm与4nm等到2023年才投产，还是慢了一步。

未来智能实验室的主要工作包括：建立AI智能系统智能评价系统，开展世界人工智能智能评价；开展互联网（城市）云计算机研究计划，建立互联网（城市）云计算机技术和企业地图，提高企业、行业和城市的智能水平。

如果您对实验室研究感兴趣，欢迎加入未来智能实验室在线平台。扫描以下二维码或点击本文左下角阅读原文