【计算机组成原理 学习总结】第三章 存储系统（1）

3.1存储系统概述

3.1.1存储系统的层次结构

(1)程序的局部原理

经常在一定时间内访问某一部分的存储地址空间，而在此范围外的地址空间很少访问

时间局部性最近被访问的信息很可能会被访问

空间局部性：最近访问的相邻地址的信息也可能被访问

(2)多级存储系统的组成

两级存储系统：

①内存储器：CPU可直接访问，速度高，容量小，价格高

②外部存储器(辅助存储器):速度低、容量大、价格低

三级存储系统：

多级存储系统：

3.1.2存储器的分类

存储位元(二进制代码位):是存储器中最小的存储单元

存储单元：多个存储单元

存储器：许多存储单元

存储介质：半导体设备、磁性材料、光存储器

存取方式：①随机存取存储器；②存储器的顺序存取；③存储器半顺序存取

读写功能：①只读存取器（ROM）②随机存取存储器（RAM）

易失信息：①易失性存储器(断电后信息消失)；②非易失性存储器(断电后信息不会消失)

与CPU耦合程度：

RAM用于存储当前的程序和数据，并在程序操作过程中反复更改其内容

ROM常用来储存不变或基本不变的程序和数据（如监控程序、引导加载程序及常数表格等）

3.1.3存储器的编址和端模式

单词存储单元：存储机器单词的存储单元，相应的单元 地址叫字地址

字节存储单元：存储字节单元，相应地址称为 字节地址

端模式：存储字内的多字节排列。

大端 big-endian 小端 little-endian

3.1.存储器的技术指标

存储容量：指存储单元在存储器中可容纳的总数。 存储容量越大，可以存储的信息就越多

存取时间(存储器访问时间):指一次读取操作命令 操作完成后，将数据读取到数据总线所经历的时间。 通常，取写操作时间等于读取操作时间，因此称为存储存取时间

存储周期：指连续启动两次读取所需间隔的最小时间。 通常，存储周期略大于存取时间，其时间单位为ns

存储器带宽：存储器在单位时间内访问的信息量，通常 以位/秒或字节/秒作为测量单位

3.22静态随机存储器

3.2.1基本静态存储元阵列

主存(内存)是半导体存储器

①静态读写存储器(SRAM)：存取速度快

②动态读写存储器(DRAM)：存储密度与容量比 SRAM大

3.2.2基本的SRAM逻辑结构

存储体（256×128×8）

同一个单词通常集成在一个芯中 片（32K×1）中，32K位排成256×128的矩阵。 8部电影可以构成32部KB

地址译码器

采用双(减少选择线的数量)

A0~A7行地址译码线

A8~A14列出地址译码线

读写互锁逻辑

控制信号中CS是片选信号， CS有效时(低电平)，门G1、G2 均被打开。OE读取使能信号， OE有效时(低电平)，门G2开启， 当写命令WE=1点(高电平)，门 G关闭，读取存储器。写操 作时，WE=0，门G1开启，门G2 关闭。注意，门G1和G2是互锁的， 当一个打开时，另一个必须关闭，所以 保证读的时候不写，写的时候不读

3.2.3SRAM读/写时序

读周期

读出时间Taq；读周期时间Trc

写周期

写周期时间Twc；写时间twd；

存取周期

读周期时间Trc=写时间twd

3.2.扩展存储容量

(1)位扩展(输出数据线扩展)

(2)字扩展(芯片容量扩展)

3.33动态随机存储存储器

3.3.1DRAM存储元的工作原理

3.3.2DRAM芯片的逻辑结构

图(a)示出1M×4位DRAM芯片的管脚图有两个电 为了对称，还有一个空脚（NC）

图(b)是芯片的逻辑结构图。SRAM不同的是：

(1)增加了行地址锁和列地址锁。由于DRAM存储器 容量大，地址线宽度相应增加，必然会增加芯片地址线 管脚数。为了避免这种情况，采用分时传输地址的方法 码。如果地址总线宽度为10位，首先传输地址码A0～A9，由行 选通信号RAS进入行地址锁存器，然后传输地址码A10～ A通信号由列选CRS进入列地址锁存器。芯片内部两 地址线宽度为20位，存储容量为1M×4位

(2)增加刷新计数器和相应的控制电路。DRAM读完一定要刷 新的，未读写的存储元也要定期刷新，要按行刷新，所以 刷新计数器的长度等于行地址锁存器。刷新操作与读/写操作是 交替进行，通过2选1多路开关提供刷新地址或正常 读写行地址

3.3.3DRAM读/写时序

读周期、写周期的定义是从行选通信号RAS下 从下一个开始RAS信号下降边的时间，即连续两个读取周期的时间间隔

通常为控制方便，读周期和写周期时间相等

3.3.4DRAM的刷新模式

(1)集中刷新

DRAM所有行在每个刷新周 期中刷新

(2)分散刷新

每行刷新插入正常阅读/ 写周期之中

3.3.5突发传输模式

突发（Burst）访问

指在同一行中相邻存储器 存储单元的连续访问可以从几字节到几千字节不等

因为访问地址是连续的，只需要 向存储器发送访问地址

3.3.6同步DRAM（SDRAM）

SDRAM(同步动态存储器)

计算机系统 中的CPU使用系统时钟，SDRAM的操作 在系统时钟的控制下，要求与系统时钟同步 从CPU获取地址、数据和控制信息

3.3.7双倍数据率SDRAM（DDR SDRAM）

双倍数据率SDRAM即DDR SDRAM，在时钟 的上升沿和下降沿都能传输数据，能够提供更 操作速度快，功率低

DDR SDRAM之后，又出现了DDR2、 DDR3和DDR4等SDRAM技术

3.3.8DRAM读/写校验

3.3.9CDRAM

CDRAM(带高速缓冲存储器（cache）动态存储器)

在通常的DRAM芯片集成了一个小容量 量的SRAM，从而使DRAM芯片性能明显提高。 如图所示出1M×4位CDRAM芯片的结构框图，包括 SRAM为512×4位

3.4只读存储器

3.4.只读存储器概述

（1）掩模ROM

固定存储内容是固定的ROM， 产品由制造商提供

结构阵列和存储单元

逻辑符号和内部逻辑框图

（2）可编程ROM：用户可以多次写入内容

①一次性编程PROM

②多次编程的EPROM和E2PROM