立创EDA

文章目录

• 立创EDA
• 一、PCB走线
• 二、布线总结
• • PCB布线
  • 进行 PCB 设计中遵循的规则

一、PCB走线

根据电路的重要性，如电源电路、晶振电路等，SWD,串口是更重要的电路，我们应该首先考虑这些，信号线对应。
在立创EDA有很多方法可供我们选择

一般采用默认45进行走线，W进行布线，tab修改线宽，电源线应适当粗，尽可能粗。你不必直接拉过去。为了美观，你可以一段一段地把它连接起来。如果你能直线，你就永远不会弯曲。尽量直线。如果你能对称地走，你就会对称地走。直接拉会很难看，甚至影响板材

这个晶振电路走的就是内差分的方法。
再看一个

这种布线是不可取的，机械强度不够，容易断裂，可以改为以下。

当使用滤波器电容器布线时，电源不能通过电容器引入滤波器电容器，因此无效。电流的方向必须从芯片的外部流入内部。

走串口线时，采用等长的方法走线，立创EDA提供差分线和等长线绘制


走电源线的时候，顶层走不动，我们用底层走，但是从顶层引出来的，不能直接连接到焊盘上。，可以连接到孔。

这是不允许的，也不允许在焊盘上放置过孔
过孔可以放置在电源上

然后选择顶层连接

二、布线总结

PCB布线

设置布线约束条件
为减少层间信号的电磁干扰，相邻布线层的信号线应垂直方向。如电容信号、晶体振动电路、射频电路等。
设置线宽和线间距：
单板的密度。板的密度越高，线宽越细，间隙越窄。细窄程度需要考虑板厂现有工艺能否实现，最好提前与板厂沟通，也要考虑板的良率。
信号的电流强度。当信号的平均电流较大时，应考虑接线宽度所能承载的电流。35.非常保守um铜厚，1mm线宽一般对应1A左右电流(我实测35um铜厚，线宽2.5mm带过850W负载，持续约5小时，无发热或其他现象，但不建议这样操作），如果线路长，需要适当减少处理，如果受空间和爬电距离的限制，可以焊接窗户，锡处理，增加截面厚度，增加载流量。
电路工作电压：介电强度应考虑线间距的设置。V电路设计需要考虑爬电距离、电气间隙和安全要求V间距大于2.5mm。
可靠性要求。当可靠性要求较高时，接线较宽，间距较大。
PCB 加工技术限制：国内外先进水平： 最小线宽/间距推荐： 6mil/6mil 4mil/4mil 极限最小线宽/间距： 4mil/6mil 2mil/2mil。在设计最小线间距和线宽时，包括选择最小过孔时，最好提前咨询板厂，看看工艺是否符合要求。
孔的设置
过线孔
板的最小孔径取决于板的厚度， 板厚孔径比应为 小于 5:8。
孔径优化系列如下：
孔 径： 24mil | 20mil | 16mil | 12mil | 8mil
焊 盘 直 径： 40mil | 35mil | 28mil | 25mil | 20mil
内热焊盘尺寸： 50mil | 45mil | 40mil | 35mil | 30mil
板厚与最小孔径的关系：
板 厚： 3.0mm | 2.5mm | 2.0mm | 1.6mm | 1.0mm
最小孔径： 24mil | 20mil | 16mil | 12mil | 8mil
盲孔和埋孔：盲孔是连接表面和内层而不连接整个板的导孔，埋孔 孔是连接内层的。(一般不推荐)
测试孔：指用于 ICT 试验目的的过孔，原则上孔径不限，焊盘直径不小于 25mil，测试孔之间的中心距不小于 50mil。不建议使用元件焊接孔作为测试孔。
TP测试点：一般用于飞线或万用表示波器表笔触摸测试。试验点可根据板面积大小设置合适直径的焊盘，注意无需设置pastemask层。
设置特殊布线区间：
特殊布线区间是指单板上某些特殊区域需要用到不同于一般设置的布线参数，如某些高密度器件需要用到较细的线宽、较小的间距和较小的过孔等，或某些网络的布线参数的调整等，需要在布线前加以确认和设置。对于需要关注照顾的部分，最好提前做笔记，然后根据笔记中列出的内容进行操作。布线完成后，也可以根据笔记记录进行check review,这种特殊的照顾部分通常很容易被遗忘或遗漏，毕竟，好的记忆不如坏的笔好。
平面层的定义和分割
由于电路中的电路电源和地层(参考层)一般采用平面层 不同的电源和地层可能需要分割电源层和地层 隔断应考虑不同电源之间的电位差，电位差大于 12V 分隔宽度为 50mil，反之，可选 20–25mil 。
平面分隔应考虑高速信号回流路径的完整性。
当高速信号的回流路径受损时，应在其他布线层 补品。例如，信号网络可以用接地铜箔包围，以提供 信号的地回路。
布线
布线优先顺序
关键信号线优先：电源、触摸小信号、高速信号、时钟 优先布线信号、同步信号等关键信号。地面覆铜时， 建议无需布线覆铜网络。优先模拟小信号、高速信号、高频信号、时钟信号；其次，数字信号；
密度优先原则：从单板上连接最复杂的设备开始布线。从单板上连接最密集的区域开始布线。
为时钟信号、高频信号、敏感信号等关键信号提供特殊信号 布线层，并保证其最小回路面积。必要时，应手动优先布线，屏蔽和增加安全间距，以确保信号质量。
地线环路保持最小，即信号线及其环路组成的环面积应尽可能小，环面积越小，外部辐射越少，外部干扰越小。 对于top层和bottom在层压地面时，需要仔细检查一些信号是否被信号线分割，导致地面回路过远。此时，应在分割处钻孔，以确保当地回路尽可能小；

晶振部分底部禁止走线；且应远离板上的电源部分，以防止电源和时钟相互干扰；
尽量使用手动布线；建议重要信号(时钟、复位等信号)不要有过孔。
特殊电路布线：如电容触摸按钮等布线最好按相关芯片推荐布线，包括线宽、线长、线距离、不交叉布线、触摸板尺寸等。还有一些射频电路，如果你不是特别精通射频，最好诚实地复制参考设计，做阻抗匹配做阻抗匹配，净空，人们说我们做。然后拿到板子做好demo然后进行一些天线电路匹配，获得更新参数到原理图，大规模生产基本上是根据这个参数。功能基本没问题，射频性能80%~90%甚至更好，当然不在话下。如果没有足够的能力和经验，不要随意做这些特殊的线，否则你会怀疑生活。

进行 PCB 设计中遵循的规则

地线回路规则
环路的最小规则是，由信号线及其回路组成的环面积应尽可能小，环面积越小，外部辐射越少，外部干扰越小。 在地平面分割中， 考虑到地平面和重要信号 线路分布，防止地面开槽带来的问题；在双层板设计中，在 在为电源留出足够空间的情况下，应用参考填充剩余部分，并 增加一些必要的孔，有效连接双面信号，并尽可能多地连接一些关键信号 数量采用地线隔离，设计频率较高，地平面信号需要特别考虑 对于回路问题，建议使用多层板。

串扰控制
串扰（ CrossTalk)是指 PCB 不同网络之间长平行布线引起的相互干扰主要是由于平行布线之间的分布电容和分布电感。 克服串扰的主要措施是增加平行布线间距，遵循 3W 规则。

将接地隔离线插入平行线之间。例如，一些电容按钮的布线处理。
减小布线层与地平面的距离。当然不能太近，板厂的工艺也能达到。
屏蔽保护
对应地线回路规则，其实也是为了尽量减少信号的回路面积， 多见于时钟信号、同步信号等重要信号。 对于一些特别重要、频率特别高的信号，应考虑铜轴电缆屏蔽结构的设计，即线路上下左右隔离，并考虑如何有效地将屏蔽与实际地面平面结合起来。射频芯片部分的屏蔽也是一种高速电路的方式。
方向控制规则
相邻层的接线方向为正交结构。避免将不同的信号线在相邻层进入相同的方向，以减少不必要的层间干扰；当由于板结构限制（如某些背板）难以避免时，特别是当信号速率较高时，应考虑用地平面隔离各布线层，用地信号线隔离各信号线。例如，一些高速电路USB数据线，也可以用差分线处理，信号振幅相等，相位相反，抗干扰，抑制EMI，准确定位时序。
开环检查规则
一端浮空布线一般不允许出现（ Dangling Line),主要是为了避免发生"天线效应"，减少不必要的干扰辐射和接受，否则可能会带来不可预测的结果。
阻抗匹配检查规则
同一网络的布线宽度应保持一致， 线宽的变化会导致线路特性阻抗不均匀，当传输速度较高时会产生反射，在设计中应尽量避免这种情况。 在某些情况下，如接插件引出线， BGA 封装的引出线类似的结构 线宽的变化可能无法避免，中间不一致部分的有效长度应尽量减少。
结束网络规则
当 PCB 布线的延迟时间大于信号上升时间 （或 下降时间) 1/4 当布线可视为传输线，以确保信号的输送 输入输出阻抗与传输线阻抗正确匹配，可采用多种形式的匹配方 选择的匹配方法与网络的连接方式和布线的拓朴结构有关。
对于点对多点（一个输出对应多个输出）连接，当网络的拓 朴结构为菊花链时，应选择终端并联匹配。当网络为星型结构时，可以参考点对点结构。
星形和菊花链为两种基本的拓扑结构, 其他结构可看成基本结构的变形, 可采取一些灵活措施进行匹配。在实际操作中 要兼顾成本、功耗和性能等因素，一般不追求完全匹配，只要将失配引起的反射等干扰限制在可接受的范围即可。
走线闭环检查规则
防止信号线在不同层间形成自环。 在多层板设计中容易发生此类 问题，自环将引起辐射干扰。一些比较重要的信号线可以将其它层关闭，高亮此NET来进行查看是否形成闭环。
走线的分枝长度控制规则
尽量控制分枝的长度，一般的要求是 Tdelay<=Trise/20。
走线的谐振规则
主要针对高频信号设计而言，即布线长度不得与其波长成整数倍关系，以免产生谐振现象。
走线长度控制规则
短线规则，在设计时应该尽量让布线长度尽量短，以减少由于走线过长带来的干扰问题，特别是一些重要信号线，如时钟线，务必将其振荡器放在离器件很近的地方。对驱动多个器件的情况，应根据具体情况决定采用何种网络拓扑结构。
倒角规则
PCB 设计中应避免产生锐角和直角。特殊部分可以采用弧形线。
器件去耦规则
在印制版上增加必要的去耦电容，滤除电源上的干扰信号， 使电源信号稳定。在多层板中，对去耦电容的位置一般要求不太高，但对双层板，去耦电容的布局及电源的布线方式将直接影响到整个系统的稳定性，有时甚至关系到设计的成败。
在双层板设计中，一般应该使电流先经过滤波电容滤波再供器件使用，同时还要充分考虑到由于器件产生的电源噪声对下游的器件的影响，一般来说，采用总线结构设计比较好，在设计时，还要考虑到由于传输距离过长而带来的电压跌落给器件造成的影响，必要时增加一些电源滤波环路，避免产生电位差。
在高速电路设计中，能否正确地使用去耦电容，关系到整个板的稳定性。去耦电容一般要求靠近芯片电源引脚，且容值较小的越靠近引线脚。
合理的电容布置不仅可以达到去偶，滤波作用，有时候芯片器件的启动电流特别大，可能会导致拉低其他电路的电压，加上去耦电容后，同时也有着储能的作用。另外一些较大电流的器件或者模块（sim5360等）需要特地的再电源进线端加上储能更加厉害的钽电容或者其他大电容。
器件布局分区/分层规则
主要是为了防止不同工作频率的模块之间的互相干扰，同时尽量缩短高频部分的布线长度。通常将高频的部分布设在接口部分以减少布线长度，当然，这样的布局仍然要考虑到低 频信号可能受到的干扰。同时还要考虑到高/低频部分地平面的分割问题，通常采用将二者的地分割，再在接口处单点相接。
对混合电路，也有将模拟与数字电路分别布置在印制板的两面，分别使用不同的层布线，中间用地层隔离的方式。
孤立铜区控制规则
孤立铜区的出现，将带来一些不可预知的问题，因此将孤立铜区与别的信号相接，有助于改善信号质量，通常是将孤立铜区接地或删除。 在实际的制作中， PCB 厂家将一些板的空置部分增加了一些铜箔， 这主要是为了方便印制板加工，同时对防止印制板翘曲也有一定的作用。
电源与地线层的完整性规则
对于导通孔密集的区域，要注意避免孔在电源和地层的挖空区域相互连接，形成对平面层的分割，从而破坏平面层的完整性，并进而导致信号线在地层的回路面积增大。
重叠电源与地线层规则
不同电源层在空间上要避免重叠。 主要是为了减少不同电源之间 的干扰，特别是一些电压相差很大的电源之间，电源平面的重叠问题一定要设法避免，难以避免时可考虑中间隔地层。
3W 规则
为了减少线间串扰，应保证线间距足够大，当线中心间距不少于 3 倍线宽时，则可保持 70%的电场不互相干扰，称为 3W 规则。如要达到 98%的电场不互相干扰，可使用 10W 的间距。

20H 规则
由于电源层与地层之间的电场是变化的，在板的边缘会向外辐射电磁干扰，称为边沿效应。 解决的办法是将电源层内缩， 使得电场只在接地层的范围内传导。 以一个 H（电源和地之间的介质厚度）为单位，若内缩 20H 则可以将 70%的电场限制在接地层边沿内； 内缩 100H 则可以将 98%的电场限 制在内。
五—五规则
印制板层数选择规则，即时钟频率到 5MHz或脉冲上升时间小于 5ns，则 PCB 板须采用多层板，这是一般的规则，有的时候出于成本等因素的考虑，采用双层板结构时，这种情况下，最好将印制板的一面做为一个完整的地平面层。

第二部分是参考一位博主总结的，原文链接：https://blog.csdn.net/qq_34338527/article/details/107981486