计算机硬件技术基础实验6中规模集成电路的应用.docx

计算机硬件技术基础实验6中规模集成电路的应用

淮海工程学院计算机工程学院实验报告 程 名称：计算机硬件技术基础 题 目： 实验六 中规模集成电路的应用 班 级： 软嵌151 学 号： 2015123349姓 名： 陈正宁评论：成绩： 指导教师： 批阅时间： 年 月 实验的目的和要求 1.掌握中规模集成译码器的逻辑功能和使用方法 2.熟悉数字管的使用。2.实验仪器和设备 1、＋5V直流电源 二、双跟踪示波器 三、连续脉冲源 4.逻辑电平开关 5.逻辑电平显示器 6.拨码开关组 8.翻译显示器9.使用芯片序号所需的芯片名称可替代型号含义数量注174LS1383-8译码器2DIP162CC4511BCD七段译码驱动器1DIP14374LS32CD4071四-2输入或门1DIP143.实验内容及步骤 1.使用数据拨码开关。输出实验装置上的四组拨码开关Ai、Bi、Ci、Di分别接收4组显示码/驱动器CC对应输入口4511，LE、、连接三个逻辑开关的输出插座 5V显示器电源，然后按功能表8.输入要求按四个数字的增减键(+和-键)和操作LE、、对应的三个逻辑开关，观察拨码盘上的四位数和LED数字管显示的对应数字是否一致，译码显示是否正常。 2、74LS138译码器的逻辑功能测试使译码器成为能源端G1、及地址端C、B、A连接到逻辑电平开关输出口，八个输出端依次连接到逻辑电平显示器的八个输入口，按表6拨动逻辑电平开关.1逐项测试74LS逻辑功能138。 3、用74LS138构成时序脉冲分配器参照图6.2.实验原理说明时钟脉冲CP频率约为10KHz(原理图标记为Data In该信号作为数据输入，完成相关实验，绘制分配器的实验电路，用示波器观察并记录在地址端A2、A1、A0分别取000～111 8种不同状态时端的输出波形，注意输出波形和CP输入波形之间的相位关系。如果需要分配器输出端的信号和CP如何设计输入信号相？如果需要分配器输出端的信号和CP如何设计输入信号相？绘制并验证原理图。4、用两片74LS138组合成4-16线译码器进行实验。思考题：如何实验74LS138实现5-32译码？设计电路，验证5-32线译码器的5条输入线A4A3A2A1A分成两组，低三位A2A1A0连接到每个138的输入端，高两位A4A用于生成片选信号，A4A共有4个组合状态，每个状态的输出可以连接到138对应的控制端。1.使用数据拨码开关。拨码盘和数码管经检测一致吗？答:拨码盘和数码管显示一致2，74LS138译码器逻辑功能测试输入输出S1 A2A1A0100000111111110001101111111001011011111100111110111110100111101111010111111011101101111110110111111111100×××1×××111111113、用74LS138构成时序脉冲分配器(1)实验电路图:(2)端输出波形4LS138组合成4线-16线译码器，并进行实验。绘制实验原理图5。实验经验刚接触并使用新软件。实验前，我们必须做好预览工作，并在具体的实验操作过程中小心。例如，在设置引脚时，我们必须按数字入座。因为这个，我们花了很多时间做得不好。实验中遇到的各种问题基本上都是自己独立调查解决的，这也大大提高了自己独立解决问题的能力和锻炼。总之，我从这个实验中受益匪浅。