锐单电子商城 , 一站式电子元器件采购平台!
  • 电话:400-990-0325

计算机组成原理实验讲义 - 图文

时间:2022-10-10 12:30:00 sitemap 二极管ar0552s2

KWE是写双端口存储器的方式。① 首先在SW7-SW设置存储器地址;QD按钮将此地址输入地址寄存器AR1。② 在SW7-SW设置数据,按QD按钮,写数据AR1指定的存储单元,地址寄存器AR1加1。③ 返回②,依次按下复位按钮,直位按钮CLR#为止。

KLD是加载寄存器堆方式。这种方法用于加载寄存器堆。① 首先在SW7-SW0根据存储器地址放置存储器地址QD按钮将此地址输入地址寄存器AR地址寄存器AR2。② 在SW7-SW0设置数据,数据低2位D1,D0位寄存器堆中的寄存器号,按一次QD按钮,然后写数据AR1指定的存储单元;然后从右端读取写入的数据,并发送到指令寄存器IR。③ 在SW7-SW0设置数据,数据是写入寄存器的数据,寄存器号由IR低2位指定。按QD按钮首先将数据写入寄存器ER,然后将ER将数据写入指定的寄存器。④ 返回②,依次按下复位按钮,直位按钮CLR#为止。

KRR读寄存器堆的方式。这种方法用于读取寄存器堆中的寄存器。① 首先在SW7-SW0根据存储器地址放置存储器地址QD按钮将此地址输入地址寄存器AR地址寄存器AR2。② 在SW7-SW设置数据,数据D3,D2位为寄存器堆中的寄存器号,按一次QD按钮,然后写数据AR1指定的存储单元;然后从右端读取写入的数据,并发送到指令寄存器IR。同时将IR3,IR指定的寄存器送到数据总线DBUS。拨动开关IR/DBUS可看到IR的值和IR指定寄存器的值。③ 返回②,依次按下复位按钮,直位按钮CLR#为止。

1.8 用户可选设备试验区

本计算机组成原理实验系统为常规硬联线控制器实验、流水微程序控制器实验、流水硬联线控制器实验提供了用户可选设备试验区。可选设备试验区包括高密度ispLSI1032设备及下载插座PC出厂时提供的下载电缆与下载插座相连PC机上运行ispEXPERT软件,可以对ispLSI编程和下载1032器件。利用ispLSI1032装置能满足这三个实验中应用的逻辑电路需求。此外,为了提高灵活性,用户自选设备试验区还提供了24个引脚插座、3个20引脚插座、2个16引脚插座引脚插座、2个16个引脚插座和3个14个引脚插座。

除此之外,TEC-在测试示波器万用表时,还提供了三个接地点。

实验二 运算器组成实验(1)

一、实验目的

1.掌握算术逻辑操作和算术逻辑操作的工作原理。 2.熟悉简单操作员的数据传输通路。

3.验证实验台运算器的8位加、减、和、直通功能。 二、实验电路

图6显示了本实验中使用的计算器数据通路图。ALU由1片ispLSI1024构成。四片四位二选一输入寄存器74HC298构成两个操作数字寄存器DR1和DR2.保存参与操作的数据。DR1接ALUB数据输入端口,DR2接ALUA数据输入端口,ALU的输出在ispLSI1024通过三态门发送到数据总线DBUS7-DBUS进位信号C保存在0上ispLSI1024内的D寄存器。实验台下部IR/DBUS开关拨到DBUS在数据总线上连接8个红色发光二极管指示灯DBUS可显示运算结果或输入数据。另一个指示灯C显示计算器进位信号状态。由ispLSI由1024组成的8位运算器的运算类型由选择端组成S2,S1,S0选择,功能如表3所示。

进位C只在加法运算和减法运算时产生,与、乘、直通操作不影响进位C的状态,即进位C保持不变。减法运算采用加减数的反码再加以1实现。在加法运算中,C代表进位;C代表借位。计算产生的进位在T上升沿4ispLSIC寄存器保存在1024内。

表3 运算器运算类型选择表 选 择 S2 0 0 0 0 1 S1 0 0 1 1 0 S0 0 1 0 1 0 操 作 A&B A&A(直通) A+B A-B A(低4位)×B(低4位)

图6 运算器数据通路实验电路图

在SW-BUS#信号为0时,参与运算的数据通过三态门74HC244(SW-BUS)送到DBUS总线,然后送到DR1或DR2操作数字寄存器。实验台上的8个二进制数据开关可以输入数据SW0-SW7设置,其中SW0是最低位,SW7是最高位置。开关向上1,开关向下0。

图中尾部粗短线标记的信号为控制信号,控制信号为电位信号。T3,T4是脉冲信号,印刷板上连接到实验台的时间电路T3,T4信号上。S2,S1,S0,ALU-BUS,LDDR2,LDDR1,M1,M2,SW-BUS#各电位控制信号用电平开关K0-K15来模拟。K0-K15是一组模拟各控制电平信号的开关。开关向上时为1,开关向下时为0,每个开关无固定用途,可根据实验具体情况选择。S2,S1,S0,ALU-BUS,LDDR2,LDDR一是高电平有效,SW-BUS#低电平有效。M1=1时,DR1选择D1-A1作为数据输入端;M1=0时,DR1选择D0-A0作为数据输入端。当LDDR1=1时,在T3在下降边,选定的数据被输入DR1寄存器。M2=1时,DR2选择D1-A1作为数据输入端;M2=0时,DR2选择D0-A0作为数据输入端。当LDDR2=1时,在T3在下降边,选定的数据被输入DR2寄存器。

数据总线DBUS运算器有五个数据源:ALU,寄存器堆RF,控制台开关SW0-SW七、双端口存储器IDT7132中断地址寄存器IAR。在任何时候,两个或两个以上的数据源都不允许同时进入数据总线DBUS只允许一个(或不)数据源向数据总线输送数据DBUS输送数据。在本实验中,请令确保数据的正确设置和观察RS-BUS#=1,LRW=0,IAR-BUS#=1。

在实验中,每次只产生一组T1,T2,T3,T4脉冲需要在实验台上脉冲DP,DB,DZ正确设置开关。DP开关置1,将DB,DZ每次按下0个开关QD按钮,顺序生成T1,T2,T3,T每个单脉冲。本实验采用单脉冲输出。 三、实验设备

1.TEC-计算机组成原理实验系统1台 2.一个双跟踪示波器(不必要) 3.一个直流万用表 4.一支逻辑测试笔 四、实验任务

(1)正确连接运算器模块和实验台上的电平开关,如图6所示K0-K15。由于运算C指示灯、8位数据开关SW0-SW7,T2,T4的连接已由印刷电路板连接,因此接线任务仅完成相关控制信号和电平开关K0-K15连接。正确设置开关DZ,DB,DP。用数据开关SW0-SW7向DR1和DR2寄存器置数。

1)置ALU-BUS=0,关闭ALU向数据总线DBUS的输出;置SW-BUS#=0,打开数据开关SW0-SW7向数据总线DBUS的输出。注意数据总线DBUS(或任何其他总线),任何时候只能有一个数据源输出。置IR/DBUS开关于DBUS位置,数据开关SW0-SW在7上设置各种数据,观察数据指示灯状态是否与数据开关状态一致。

2)置M1=1,选择DBUS作为DR1数据源;置LDDR1=1,按QD按钮,则将DBUS的数据打入DR1。置M2=1,选择DBUS作为DR2数据源;置LDDR2=1,按QD按钮,则将DBUS的数据打入DR2。向DR1存入01010101,向DR2存入10101010。

3)置SW-BUS#=1,关闭数据开关SW0-SW7对数据总线DBUS的输出;置ALU-BUS=1,开启ALU对DBUS的输出。选择S2=0,S1=0,S0=1通过直接操作计算器DBUS指示灯验证DR2中的内容是否为第二步设定的值。令S2=0,S1=1,S通过0=0,使运算器进行加运算DBUS指示灯验证DR1中的内容是否为第二步设定的值。填写表4中的控制信号状态DBUS显示状态。

表4 DR1,DR2设置值检查

ALU-BUS SW-BUS# 寄存器内容 DR1(01010101),DR2(10101010) DR1(01010101),DR2(10101010) S2 S1 S0 DBUS

五、实验要求

1.做好实验预习,掌握运算器的数据传送通路和ALU熟悉本实验中使用的控制台开关的功能和使用方法。

2.写实验报告: ① 实验目的; ② 画出表4并填写实验值。

相关文章