晶振相关知识

一、振动原理

晶体振动具有压电效应。石英晶片上的加电场会产生机械变形。如果增加交变电场，晶片会产生机械振荡，机械能和电能会相互转换。主要通过电激励产生固定频率的机械振动，振动会产生电流反馈给电路。接到反馈后，电路会放大信号，再次使用放大的电信号来激发晶体振动的机械振动。晶体振动将振动产生的电流反馈给电路。
当电路中的激励电信号和晶体振动的标称频率相同时，晶体振动的振幅会突然增加。此时，输出信号强、频率稳定的正弦波。整形电路将正弦波转换为方形波，送至数字电路使用。无源晶体振动的输出能力有限，输出为mW在集成电路中，水平能量通常需要放大数百倍。

二、等效电路

在电气上，它可以等效成一个电容器和一个电阻并联，然后串联一个电容器的二端网络。该网络在电工学中有两个谐振点，分为频率高低，其中较低频率为串联谐振；较高频率为并联谐振。由于晶体本身的特性，这两个频率之间的距离相当接近。在这个极窄的频率范围内，晶体振动等效为电感，因此只要晶体振动的两端并联合适的电容，就会形成并联谐振电路。并联谐振电路可以在负反馈电路中构成正弦波振荡电路。由于晶体振动等效电感的频率范围很窄，即使其他部件的参数变化很大，振荡器的频率也不会变化很大。

三、重要参数

1、频率

晶体元件规格书中规定的频率也是工程师在电路设计和元件采购中首关注的参数。晶体振动的常用标称频率为1~200MHz之间，比如32768Hz、8MHz、12MHz、24MHz、125MHz等等，常用于更高的输出频率PLL(锁相环)低频倍频至1GHz以上。我们称之为标称频率。

2、频偏

输出信号的频率必然会有一定的偏差。我们使用频率误差（Frequency Tolerance）或频率稳定性（Frequency Stability），简称频偏，用单位ppm也就是说，百万分之一（parts per million）(1/106)是相对标称频率的变化，值越小，精度越高。比如，12MHz晶振偏差为±20ppm，表示其频率偏差为12×20Hz=±240Hz，即频率范围(1199760~1200024Hz）

3、温度频差

温度频差（Frequency Stability vs Temp）表示在特定温度范围内，工作频率与基准温度的允许偏差相比，其单位也是ppm。

4、负载电容

晶体振动有一个重要的参数——负载电容值。选择等于负载电容值的并联电容器，可以获得晶体振动标称的谐振频率。一般晶体振荡电路在反相放大器的两端连接晶体振荡器（注意放大器不是反相器），然后两个电容器连接到晶体振荡器的两端，每个电容器的另一端连接到地面，两个电容器串联的容量值应等于负载电容器。请注意一般IC引脚有等效输入电容，不容忽视。

C1，C2负载电容计算公式：
CL=[CdCg/(Cd Cg)] Cic △C
Cd，Cg：一般情况下，晶振的两脚和对地电容分别连接在一起。 Cd == Cg，但 Cd ！= Cg 也可以，Cd、Cg称为匹配电容或外部电容，其功能是调节负载电容，使其符合晶体振动的要求。需要注意的是，Cd、Cg串联后的总电容值（CdCg/(Cd Cg)）假设是负载电容的有效部分Cd=Cg=30pF，那么Cd、Cg对负载电容的贡献是15pF。
Cic：芯片引脚分布电容和芯片内部电容(部分芯片为PCB上省掉Cd、Cg，芯片内集成电容)。
△C：PCB电容器的布线分布值为3-5pf。
负载电容注意事项：在许可范围内，负载电容值越低越好。C虽然高值有利于振荡器的稳定性，但会增加起振时间。
输出负载电容值应大于输入负载电容值，以加速晶体振动。

四、分类

晶体振荡器一般可分为无源晶体振荡器和有源晶体振荡器。不同于有源晶振的英文名称，无源晶振是crystal(晶体)，有源晶振称为oscillator(振荡器)。无源晶振是有2个引脚的无极性元件，需要借助于时钟电路才能产生振荡信号，自身无法振荡起来，所以“无源晶振”这个说法并不精确;有源晶振有4只引脚，是一个完整的振荡器，其中除了石英晶体外，还有晶体管和阻容元件，因此体积较大。

1、无源晶振

无源晶体振动需要在谐振电路中工作，如单片机，其引脚内部配备了谐振电路，连接无源晶体振动，匹配外部电容器，并提供额定的激励功率。这是最基本的无源晶体振动振动电路。

2、有源晶振

常用的有源晶振：一脚悬空，二脚接地，三脚接输出，四脚接电压。
有源晶体振荡器不需要控制器内部振荡器，信号质量好，相对稳定，连接方式相对简单（主要是电源滤波，通常由电容器和电感组成PI型滤网，输出 端部可以使用小电阻值的电阻过滤信号)，不需要复杂的配置电路。相对于无源晶体，有源晶振的缺陷是其信号电平是固定的，需要选择好合适输出电平，灵活性较 差，价格高。
输出电阻的作用：
1.减少谐波次数
有源晶振器通常以方波的形式输出，并受到谐波的干扰。当没有正确匹配阻抗时，附加电阻将与输入电容器组成RC有源晶振的方波将积分平滑电路转换为正弦波。然而，输出的信号将是不完整的，信号需要通过后放大和整形手术作为时钟信号。因此，为了不影响性能，应选择合适电路的电阻，并考虑输入端的电阻、输入等效电容和有源晶体振动的输出电阻。
2.减少回波干扰和信号过冲
回波的概念是指当电路不匹配阻抗时，信号反射被称为回波。有源晶体振动的输出阻抗一般小于数百欧元，而输出阻抗大于兆欧元。这意味着信号源的输入端通常是芯片内部结构上的输入端，由芯片的内部电路和外部无源晶体振动组成谐振电路。

五、输出模式

常用的输出模式主要包括：方波：TTL、CMOS、ECL、PECL、LVDS，正弦波：Sine Wave。通常方波输出功率大，驱动能力强，但谐波分量丰富；正弦波输出功率不如方波，但谐波分量要小得多。
（1） TTL：Transistor-Transistor Logic(晶体管-晶体管逻辑电路)，传输延迟时间快，功耗高， 属于电流控制器件。
（2）CMOS：Complementary Metal Oxide Semiconductor (半导体互补金属氧化物CMOS逻辑电路)，传输延迟时间慢，功耗低，属于电压控制装置。CMOS相对TTL有了更大的噪声容限，输入阻抗远大于TTL输入阻抗。对应3.3V LVTTL，出现了LVCMOS，可以与3.3V的LVTTL相互直接驱动。HCMOS采用全静态设计，高速互补金属氧化物半导体工艺，CMOS半导体采用互补金属氧化物。CMOS最终将会被HCMOS所替代。
（3）ECL：Emitter-Couple Logic(发射极耦合逻辑电路)，其特点是基本门电路处于不饱和状态。ECL电路速度相当高，平均延迟时间可达数毫微秒甚至亚毫微秒。ECL电路逻辑摆幅小(只有0左右).8V ，而TTL 逻辑摆幅约为2.0V），当电路从一种状态过渡到另一种状态时，寄生电容器的充放电时间将减少，这是ECL高开关速度的重要原因是电路。但ECL输出逻辑摆幅小，对抗干扰能力不利。另外ECL电路具有很高的输入阻抗和低的输出阻抗。
（4）PECL：PosiTIve Emitter-Couple Logic(正发射极耦合逻辑电路)。ECL电路速度快，驱动能力强，噪音低，容易达到几百MHz但是功耗大，需要负电源。为了简化电源，出现了PECL（ECL结构改为正电压供电)和LVPECL输出模式。LVPECL即是Low Voltage PosiTIve Emitter-Couple Logic(低压正发射极耦合逻辑)，LVPECL是由ECL和PECL发展而来，LVPECL典型的输出是通过交流源接地的一对差分信号。ECL、PECL、LVPECL使用时应注意：不同电平不能直接驱动，交流耦合、电阻网络或特殊芯片可在中间转换。以上三种都是射随输出结构，电阻必须拉到直流偏置电压。(如多用于时钟LVPECL：直流匹配时，130欧上拉，82欧下拉；交流匹配时，82欧上拉，130欧下拉，但工作后直流电平为1.95V左右。）
（5）LVDS：Low-Voltage DifferenTIal Signaling(低压差分信号)，输入输出差分，恒流源3.5～4mA，1和0表示在差分线上改变方向和电平。通过外部100欧元匹配电阻(并接在接收端附近的差分线)转换为±350mV差分电平。LVDS使用注意：可以达到600MHz以上，PCB要求高，差分线要求严格等长，差异最好不超过10mil（0.25mm）;100欧电阻离接收端的距离不得超过500mil，最好控制在300mil以内。LVDS有三种应用模式：①单向点对点和双向点对点可通过一对双绞线实现双向半双工通信；②多分支形式，即一个驱动器连接多个接收器(当同一数据传输到多个负载时，可以采用这种应用形式)；③多点结构，此时多点总线支持多个驱动器，也可以使用BLVDS可提供双向半双工通信的驱动器，然而，在任何时候，只有一个驱动器工作，因此发送的优先级和总线仲裁协议需要根据不同的应用程序选择不同的软件协议和硬件解决方案。
（6）Clipped Sine Wave：削顶正弦波（Clipped Sine Wave）。与方波相比，谐波重量要小得多，但驱动能力较弱，负载为10K//10PF时Vp-p为0.8Vmin。通常为SMD 7050、SMD5032、SMD用于温补晶振的输出波形用于3225等封装表贴。
（7）Sin Wave：晶振正弦波输出的负载阻抗通常为50欧姆。波形谐波重量很小，一般谐波抑制都优于-30dBc。正弦波输出晶振通常用于射频信号处理、频率源等应用场合。

六、输出波形检测

示波器在观察振荡波形时，观察OSCO管脚（Oscillator output），应选择100MHz带宽以上的示波器探头，这种探头的输入阻抗高，容抗小，对振荡波形相对影响小。（由于探头上一般存在10～20pF的电容，所以观测时，适当减小在OSCO管脚的电容可以获得更接近实际的振荡波形）。一般使用×10挡测量，此时探头内的电容相对变小，可以减小测试引入的负载效应，此时测量出来的晶振波形才是准确的！为了提高信号保真度，还应使用探头标配的接地弹簧代替接地鳄鱼夹就近接地。

工作良好的振荡波形应该是一个漂亮的正弦波，峰峰值应该大于电源电压的70%。若峰峰值小于70%，可适当减小OSCI及OSCO管脚上的外接负载电容。反之，若峰峰值接近电源电压且振荡波形发生畸变，则可适当增加负载电容。
用示波器检测OSCI（Oscillator input）管脚，如何解决容易导致振荡器停振的问题？
部分的探头阻抗小不可以直接测试，可以用串电容的方法来进行测试。如常用的4MHz石英晶体谐振器，通常厂家建议的外接负载电容为10～30pF左右。若取中心值15pF，则C1，C2各取30pF可得到其串联等效电容值15pF。同时考虑到还另外存在的电路板分布电容，芯片管脚电容，晶体自身寄生电容等都会影响总电容值，故实际配置C1，C2时，可各取20～15pF左右。并且C1，C2使用瓷片电容为佳。

七、注意事项

1、在布线时，假设为比较厚的双面板，分布电容的影响就不会很大。假设在高密度多层板时，就需要周全考虑分布的杂散电容。用于工控项目的方案，建议直接采用有源晶振方案，主要原因是无源晶振需要配置好起振条件，而工控设备对晶振稳定性有要求。
2、晶振与芯片间的连线如同接收天线，走线越长，接收的信号就越强，产生的电能量也越强，当接收到电信号强度超过或接近晶振产生的信号强度时，芯片内部放大电路输出的将不再是固定频率的方波了，而是毫无规律的杂讯信号，无法使用。
参考：无源晶振（Crystal）的负载电容
无源晶振起振电路图解
无源晶振起振条件及其工作原理
单片机晶振电路原理图
有源晶振的几种输出波形
用示波器测量晶振波形的正确方法