ATE测试之DC测试

IOZL当输出处于高阻抗状态时（Z）并向输出施加低压（L）输出电流。 IOZH当输出处于高阻抗状态时（Z）并向输出施加高压（H）输出电流。  为什么要测试？IOZ？ 目的：验证三态输出缓冲器在关闭时是否提供极高的电阻。 IOZ高阻抗泄漏试验旨在确保双向和高阻抗输出达到高阻抗或关闭状态。 IOZL测量输出处于高阻抗状态VDD的电阻。 IOZH输出引脚与接地之间的电阻在高阻抗状态下进行测量和测量。 测试确保输出电阻在关闭时符合设计参数，并确保输出电流不超过规定IOZL/IOZH电流。这也是发现CMOS设备工艺问题的好方法。  串行测试： 为了执行IOZ测试，应用VDD并执行将设备引脚预处理为高阻抗状态的模式。直流测量系统（PMU）将高压和低压(一次一次)施加高压和低压，并测量产生的电流。然后在设备规范中测量电流和IOZ比较电流限值。这个过程分别在每个销售中重复，直到所有高Z销售都经过测试。确保验证VDD、VOZ(输出电压)和IOZ电流限制值。该测试需要电流钳。 串行测试的优点是可以测量每个引脚的单个电流。缺点是像往常一样单独测量每个引脚所需的测试时间。  并行测试： 一些测试系统可以并行进行leakage测量。并行测量是指所有测量都是同时进行的，但都是在单独的基础上进行的。通过使用每个并联泄漏测试pin一个PMU来执行。该模式将设备引脚预处理为高阻抗状态。每个PMU同时测量每个引脚的电流。然后强制逻辑1，并再次平行测量每个引脚的电流。将电流测量结果与测试程序中设定的限值进行比较，并做出通过/失败的决定。 这种技术的优点是可以快速执行IOZ并且可以测量每个引脚的单独电流。该方法要求测试系统有每个引脚PMU测试硬件。  组合测试： 输出没有组合测试。 注：IOZL/IOZH在可关闭的输出端(三态和双向引脚)上进行高阻抗电流试验。仔细阅读设备规范，确定要测试的引脚。通常在测试CMOS器件时，VDD设置为VDDMAX(最坏情况)，输出强制为零和VDDMAX伏。