微机原理与接口技术简答题集锦（河北专升本计算机）

1. 微处理器（CPU）∶将计算器与控制器集成在一起，包括计算器、控制器、寄存器组和片内总线。微计算机的核心是实现微计算机的操作和控制功能；
2. 微型计算机由微处理器组成（CPU）、裸机系统由存储器、输入/输出接口电路和系统总线组成。
3. 微型计算机系统包括硬件系统和软件系统。它是一个由微型计算机、系统软件和外设组成的计算机系统。
4. 微处理器是微计算机的一部分，微计算机是微计算机系统的一部分，微计算机系统主要由微计算机硬件组成。

1. 产生溢出，5BH=01011011B其补码表示的机器数为01011011
   32H=00110010B其补码表示的机器数为0011001
   结果为：10001101
   最高值进入符号位，但符号位不进入，（两个进位溢出不同，反之亦然）因此产生溢出。
2. -08无溢出H=-00001000B，其补码表示的机器数为：1111万
   -15H=-00010101B，其补码表示的机器数为：1101011
   结果为：1110011
   最高值向符号位进(借)位，符号位也向前(借)位，（两个进位没有溢出，相反溢出）故不产生溢出。

1. 采用二进制，机器用二进制表示数据和指令。
2. 存储程序，在存储器中存储程序和数据。
3. 程序控制，计算机从存储器中取出指令，自动完成计算任务。
4. 指令的执行是有序的，即一般按照存储在存储器中的指令的顺序执行。
5. 计算机由五个基本部件组成：存储器、运算器、控制器、输入设备和输出设备。

1. 内存容量：指内存储器中存储信息的总字节数。通常有8个二进制位(bit)作为字节(Byte)。
2. 主频：又称时钟频率，是指计算机CPU在单位时间内输出的脉冲数在很大程度上决定了计算机的运行速度MHz。它的倒数是计算机的时钟周期数；
3. 访问周期：存储器完全读写所需的时间，即存储器连续读写所需的最短时间间隔，单位为纳秒$(ns，1ns=10^{?9}s)$。

1. 内存：用于存放系统当前运行所需要的程序和数据的半导体存储器，称为内存储器，简称内存;
2. 存储：用于存储程序和数据，但不能存储CPU直接访问的大容量存储器称为外部存储器，称为外部存储器，通常包括磁盘存储器和光盘存储器。
3. CPU：合称为中央处理器的运算器和控制器CPU。
4. 适配器：主机与不同速度外设之间的一个部件，用于主机与外设之间的信息转换。

1. 总线（Bus）它是计算机各功能部件之间传输信息的公共通信线，是计算机各功能部件之间传输信息的公共通信线CPU、内存、输入、输出设备传输信息的公共通道。
2. 根据总线功能或信号类型，分为数据总线、地址总线和控制总线。
3. 按总线层次结构划分：
   1. CPU电影总线:连接微机系统中最快的总线 CPU 内部运算器、控制器和寄存器组。
   2. 系统总线：CPU 以及主板装置之间 CPU快速信息通道与高速外设。
   3. 通信总线：又称外部总线，是微机与微机、微机与外设之间的通信总线。

1. 808620条地址线可访问1MB存储空间。8086内部寄存器为16位，寻址内存空间仅为64位KB，因此，8086系统采用地址分段法，1MB空间分段，每段最多64段KB。段基址存储在CS、DS、SS和ES在这四段寄存器中，每段位置可以分开或重叠。
2. 物理地址（PA）是指CPU与存储器交换数据时实际使用的地址由段基址和偏移地址组成。段基址由段寄存器给出，偏移地址(也称为有效地址)EA）要访问的内存单元离段起始地址的偏移距离一般由IP、DI、SI、BP、SP给出16位寄存器。当CPU在寻找存储单元时，将段寄存器的内容向左移动4位(乘以16或10H），然后在指令中添加16位偏移地址，形成20位物理地址。
3. 物理地址计算公式：物理地址=段基值×10H 偏移地址。

1. 以最小的方式工作8086，CPU的33引脚$MN/\overline{MX}$接+5V（Vcc），此时系统只有一个微处理器，且系统所有的控制信号全部由8086微处理器提供。
2. 8086工作在最大方式时，CPU的33引脚$MN/\overline{MX}$接地（GND），此时系统有两个以上的微处理器组成，其中一个为主处理器8086，另一个为协处理器，组合后构成多个处理器系统，系统的控制信号通过总线控制器8288产生，各处理器可共享系统资源。
3. 最小方式一般用于简单的单处理器系统，是一种最小构成，该系统功能比较简单，成本较低；最大方式用在中等规模的多处理器系统中，系统配置要比最小方式复杂，如要增加总线控制器8288和中断控制器8259A等，但其处理功能要丰富的多。

4. 在第一个中断响应周期中，$\overline{INTA}$有效（低电平），作为对中断请求的响应。中断请求设备（通常是中断控制器）收到后要准备中断类型号。
5. 在第二个中断响应周期中，$\overline{INTA}$有效（低电平），中断请求设备（通常是中断控制器）将中断类型号提供到CPU的数据总线低8位上，以供CPU读取。CPU在读取中断类型号后经过硬件处理可以找到对应的中断服务程序的入口。

1. 硬件中断是由外设引发的，软件中断是执行中断指令产生的;
2. 硬件中断的中断号是由中断控制器提供的，软中断的中断号由指令直接指出，无需使用中断控制器;
3. 硬件中断由外部硬件产生，是由CPU外部中断请求信号触发的一种中断，分为非屏蔽中断NMI和可屏蔽中断INTR。
4. 软件中断是CPU根据某条指令或者对标志寄存器的某个标志位的设置而产生的，也称为内部中断。通常有除法出错中断、INTO溢出中断、INTN中断、断点中断和单步中断等。
5. 硬件中断处理程序要确保它能快速地完成任务，这样程序执行时才不会等待较长时间，称为上半部；软件中断处理硬中断未完成的工作，是一种推后执行的机制，属于下半部。

1. 读写的是从偶地址开始的字（低字节在偶体中，高字节在奇体中)，这种字的存放规则称为“规则字”或“对准字”。
2. 读写的是从奇地址开始的字（低字节在奇体中，高字节在偶体中），这种字的存放规则称为“非规则字”或“非对准字”。

1. 规则字的读/写操作可以一次完成。由于两个存储体上的地址线$A_{19}\sim A_1$是连在一起的，只要使$A_0$=0，$\overline{BHE}$=0，就可以实现一次在两个存储体中对一个字的读/写操作。
2. 非规则字的读/写，需要两次访问存储器才能完成。第一次访问存储器读/写奇地址中的字节；第二次访问存储器读/写偶地址中的字节。

1. 8086 CPU从功能上划分成两部分∶总线接口单元BIU（Bus Interface Unit）和执行单元EU（Execution Unit）.
2. BIU作为总线控制单元，负责与存储器及IO接口来传输数据；EU作为执行单元，负责执行指令。具体来说，BIU根据EU的请求，将指令送到指令流队列中排队，为EU提供即将执行的指令﹔
3. EU从BIU的指令队列取得的指令和数据，来对片外操作数(片外就是指CPU以外存储数据的地方，比如存储器、I/O接口等)进行访问的。这样EU与BIU可独立工作，BIU在保证EU与片外传输操作数的前提下，可进行指令预取，与EU可重叠操作。取指部分与执行部分可分开进行，提高CPU的利用率。

1. 当外部设备需要与CPU进行数据交换时，由接口部件发出一个中断请求信号。
2. CPU响应中断请求，便可在中断服务程序中完成一个字节或一个字的信息交换。
3. 数据交换完成后，返回原程序。
4. CPU每执行一次中断传送数据，要打断原来执行的程序去执行中断服务程序。
5. 执行前要保护PSW和断点。

1. 8086的存储器空间最大可以为1MB;
2. 8086计算机引入分段管理机制，当CPU寻址某个存储单元时，先将段寄存器内的内容左移4位，然后加上指令中提供的16位偏移地址形成20位物理地址;
3. 完成逻辑地址到物理地址转换的部件是地址加法器。

（在内存中，10个字的数据要占20个存储单元，转换成十六进制数为14H，由于数据存放时以偶数地址开始，计算实际地址时要注意其偏移地址是从0000H~0013H。）

本题的数据区首末单元实际地址计算如下:
数据区首地址=1200H×10H+0120H=12120H
数据区末地址=12120H+0013H=12133H

在8086系统中，双字在内存中占连续4个字节，按照小端存储方式，低位字节存于低地址，高位字节存于高地址。如图:

指令队列的作用：在执行指令的同时从内存中取一条或多条指令，取来的指令放在指令队列中，这样它就不需要像以往的计算机那样让CPU轮番进行取值和执行指令的工作，实现了取指令、执行指令这种流水线工作方式，从而提高CPU的利用率。

1. 中断向量表的功能：当中断源发出中断请求时，即可查找该表，找出其中断向量，就可以转入相应的中断服务子程序。
2. 1AH在中断向量表的位置是1AH×4=68H，在中断向量表0000:00068H处；
3. 20H在中断向量表的位置是20H×4=80H，在中断向量表0000:0080H处。

1. 外部总线主控模块经HOLD引脚向 8086 发出总线请求信号；
2. 8086在每个时钟周期的上升沿采样HOLD引脚；
3. 若发现 HOLD=1 则在当前总线周期结束时(T4 结束)发出总线请求的响应信号 HLDA；
4. 8086 使地址、数据及控制总线进入高阻状态，让出总线控制权，完成响应过程。

8086微处理器的数据线和地址线复用引脚$A{D}_0\sim A{D}_{15}$，状态和高4位地址线复用引脚$A_{19}\sim A_{16}$。在CPU与存储器或I/O进行数据交换时，CPU先发出总地址信号然后再发出控制信号及传送数据。为了使读/写总线周期内地址稳定，需要添加地址锁存器，先将地址锁存。

RESET：复位输入信号，高电平有效。该引脚有效时，将迫使处理器回到其初始状态；转为无效时，CPU重新开始工作。
HOLD：总线请求，高电平有效。该引脚有效时，表示其他总线主控设备向处理器申请使用原来有处理器控制的总线。

1. 锁存器与寄存器都是用来暂存数据的器件，在本质上没有区别。
2. 寄存器的输出端平时不随输入端的变化而变化，只有在时钟有效时才将输入端的数据送输出端暂存到寄存器，而锁存器的输出端平时总随输入端变化而变化，只有当锁存器信号到达时，才将输出端的状态锁存起来，使其不再随输入端的变化而变化。

1. 地址加法器是8086CPU的总线接口单元BIU中的一个器件，在8086存储器分段组织方式中它是实现存储器寻址的一个关键器件。
2. 地址加法器将两个16位寄存器中的逻辑地址移位相加，得到一个20位的实际的物理地址，把存储器寻址空间从64K扩大到1M，极大地扩大了微型计算机的程序存储空间，从而大大提高了程序运行效率。

1. 时钟周期：CPU连接的系统主时钟CLK一个周期的时间。CLK信号频率越高，时钟周期越短。
2. 总线周期：CPU通过外部总线对存储器或I/O端口进行一次读/写操作的过程称为总线周期。8086CPU总线周期一般由4个时钟周期组成，存储器/IO设备（接口）速度不能满足CPU要求时，可以增加一个或多个时钟周期。
3. 指令周期：CPU执行一条指令的时间（包括取指令和执行该指令所需的全部时间）称为指令周期。指令周期的时间主要取决于主时钟的频率和指令的复杂程度，它也受到存储器或I/O设备接口工作速度的影响。

1. 执行一条指令所需要的时间为指令周期，不同指令的指令周期是不等长的。
2. 总线周期是CPU与外设或存储器进行一次读或写操作所需要的时间为总线周期。
3. 时钟周期是指时钟脉冲的重复周期，是CPU的时间基准，由计算机的主频决定。
4. 一个指令周期通常由一个或若干个总线周期组成；对8086/8088而言，一个总线周期至少由4个时钟周期组成。
5. 如果存储器的存取速度较慢，可设计一个等待电路向CPU发出请求延长总线周期的READY信号，CPU接到此信号后就在$T_3$和$T_4$之间插入若干个等待周期$T_w$。

1. NMI：不可屏蔽中断请求，是一个利用上升沿有效的输入信号。该引脚信号有效时，表示外界向处理器申请不可屏蔽中断。
2. INTR：可屏蔽中断请求，是一个利用高电平有效的输入信号。该引脚信号有效时，表示中断请求设备向处理器申请可屏蔽中断。

1. CPU 和外设进行数据传输时，各类信息在接口中进入不同的寄存器，一般称这些寄存器为端口。

2. 端口通常有3类：数据端口、状态端口、控制端口。

3. 计算机对端口编址的两种方法为：

   1. 计算机对内存和 I/O 端口统一编址；
   2. 计算机对内存和 I/O 端口独立编址。

4. 在 8086/8088 系统中用内存和 I/O 端口各自独立编址。