TPS53355DQPR半导体场效应应晶体管

描述

TPS5355是金属氧化物半导体集成效应晶体管（MOSFET）的D-CAP?模式，30A同步开关。其设计目标是简单易用，减少外部组件，适用于空间有限的电源系统。
该器件采用5mΩ/2.0mΩ集成MOSFET，精度为1%，基准电压为0.6V，并且有一个集成的升压开关。具有竞争力的特点包括：1.5V至15V宽转换输入电压范围，使用的外部组件很少，针对超快瞬变D-CAP?模式控制、自动跳跃模式运行、内部软启动控制、可选频率和无补偿。

品牌：TI
型号；TPS53355DQPR
封装：QFN22
包装：2500
年份：18
转换输入电压范围为1.5V至15V，4.电源电压范围.5V至25V，输出电压范围为0.6V至5.5V。该器件采用5mm×6mm，22引脚QFN额定工作温度范围为-40°C至85°C。

特性

FAE：13723714318
最高效率达96%
转换输入电压范围：1.5V至15V
漏极电源电压（VDD）输入电压范围：4.5V至25V
输出电压范围：0.6V至5.5V
5V低压降（LDO）输出
支持单电源轨进出
带有30A集成功率金属氧化物半导体效应晶体管（MOSFET）
自动跳跃Eco-mode?，用于实现轻负载效率
<10μA关断电流
快速瞬态响应D-Cap ?模式
通过外部电阻250kHz至1MHz选择范围内的开关频率
可选的自动跳跃或只支持脉宽调制（PWM）运行
内置1％0.6V基准电压。
0.7ms，1.4ms，2.8ms和5.6ms可选内部电压伺服系统软启动
集成升压开关
预充电启动能力
支持可调过流限制和温度补偿
过压、欠压、欠压锁定（UVLO）和过热保护
支持所有陶瓷输出电容
良好的开漏电源指示
组装有NexFET?电源块技术
22引脚四平无引脚（QFN）封装，采用PowerPAD?

概述

TPS53355是一种高效、单通道、同步降压转换器，适用于低输出电压计算和类似数字消费应用中的负载点应用。该设备具有专有功能D-CAP?模式控制与自适应导通时间结构相结合。这种组合非常适合现代建筑的低空比，超快负载阶跃响应DC-DC转换器。输出电压范围为0.6 V至5.5 V.转换输入电压范围为1.5 V15 V，VDD偏置电压为4.5 V至25V. D-CAP?输出电容的等效串联电阻采用输出电容的模式（ESR）检测当前设备。该控制方案的一个优点是不需要外部相位补偿网络。这使得外部元件数量少的简单设计。可使用八个预设开关频率RF将引脚连接到地或VREG选择电阻值。在宽输入和输出电压范围内，控制自适应导通时间跟踪预设开关频率，同时在负载升压时允许切换频率增加。

TPS53355具有MODE在自动跳过模式和强制连续导通模式之间选择引脚（FCCM）适用于轻载条件。 MODE引脚还设置了可选的软启动时间，范围为0.7 ms至5.6 ms

TPS53355没有专用振荡器来确定开关频率。 然而，该设备以伪恒定频率工作计时器，将输入和输出电压前馈到导通时间单输出。 自适应导通时间控制将导通时间调整为与输入电压成正比（tONαVOUT/ VIN）。这使得开关频率在宽输入电压范围内的稳定状态下相当恒定。开关频率可以连接到RF从8个预设值中选择引脚和引脚之间的电阻GND或RF引脚与VREG引脚如表1所示。(5000开关频率保持开路电阻 kHz。）

关断时间由PWM比较器调制。 VFB节点电压(电阻分压器的中点)是添加斜坡信号的内部0.6V与参考电压相比。 当两个信号匹配时，PWM比较器位置位置信号低端)MOSFET并导通高端MOSFET）。 如果电感电流水平低于OCP阈值，信号设置有效，否则关闭时间延长到当前水平低于阈值。图35和图36显示了两种导通时间控制方案。

TPS53355在0.6 V为了提高抖动性能，在基准电压源上增加了斜坡信号。 如前一节所述，将反馈电压与参考信息进行比较，以保持输出电压在监管中。 在新的开始时，通过向参考添加一个小的斜坡信号来改善信噪比开关周期。 因此，操作变得更少、更稳定。 斜坡信号控制在开启周期开始时-7 mV，关闭周期结束时为0 mV稳定状态。

在跳过模式操作过程中，不连续导通模式（DCM）开关频率低于标称频率和关闭时间比CCM关闭时间长。 斜坡信号因停机时间长而通过0 mV后延伸。 但是，它被钳位在3 mV以最小化DC偏移。

TPS53355具有自适应过零电路，可优化跳过模式下检测零电感电流。 该功能追求理想的低端MOSFET关闭时间顺序和补偿Z-C固有偏移电压和比较器Z-C检测电路延迟时间。 防止检测太晚引起的SW早期发现节点摆动，最小化由此产生的二极管导周期。 因此，提供了更好的轻载效率。

TPS当切换器输出在目标范围内时，53355具有电源就绪输出。 激活功能活功能。 若输出电压为 目标值在10%和-5%之内，内部比较器检测电源状态良好，电源信号变为高电平后10%-ms内部延迟。 如果输出电压超过目标值 15%或10%的电源信号在内部延迟2微秒(2-μs）后变低。 电源就绪输出是泄漏输出必须从外部拉起。电源就绪MOSFET通过VDD引脚供电。 VVDD必须> 1 V获得有效的功率逻辑。 建议将PGOOD拉至VREG（或从VREG分压电压)使电源良好，即使没有VDD电源，逻辑仍然有效。