1. 竞争

在组合逻辑电路中，当某一个变量经过两条以上路径到达输出端时，由于每条路径上的延迟时间的不同，到达终点的时间有先后，这一现象称为竞争。（输入级）

2. 冒险

由于竞争使电路的输出端出现了稳态下没有的干扰脉冲（毛刺）的现象称为冒险。（输出级）

3. 竞争-冒险

由于竞争而在电路输出端可能产生尖峰脉冲的现象称为竞争-冒险。可以这样理解，本来最终结果应该都为0的，但是出现了一小段的1（也就是出现了本不该在理论设计中出现的脉冲干扰信号）。

【有竞争不一定有冒险，但是有冒险一定有竞争！】

4. 判别竞争-冒险

只要输出端的逻辑函数在一定条件下可以简化为Y=A+A’或Y=AA’，则可判定存在竞争-冒险现象。
比如某个电路输出逻辑函数表达式为Y=AB+A’C，此时判断它是否存在竞争-冒险现象，不可以对表达式进行化简，观察有没有一个变量同时出现了原状态和非状态，然后保持这个变量不变，其它变量取0和1的组合，例如：当B=C=1时，上式将成为Y=A+A’，也就是存在竞争冒险现象。

5. 消除竞争-冒险现象的方法

接入滤波电容
引入选通脉冲
修改逻辑设计

组合逻辑电路的基本设计和分析方法、译码器和数据选择器必须掌握！！！

【这道题要注意的一点是以Y为分界线（分为Y上半部分和Y下半部分，同一区域之间是或的关系，而不同区域之间是与的关系，比如接通1000后Y输出端表达式为A+B，而接通1001时则变为了（A+B)(A’+B’)=AB’+A’B。】

【这道题要注意的一点是水面高于检测元件，输出低电平（0），低于检测元件输出高电平（1）】

【这道题要注意的一点是，S接入的是P端，Y1和Y2分别对应着P’和P】

【补充，本章需要掌握的器件图如下：】

时序逻辑电路具有记忆功能。
存储单元：只能存储一位数据的电路
寄存器：用于存储一组数据的存储电路
存储器：用于存储大量数据的存储电路

锁存器：寄存一位二值代码，通常由两个或非门或者与非门组成。

与锁存器相比， 除去置1和置0外，又增加了一个触发信号CLOCK输入端（记作CLK）。
触发信号的工作方式可以分外三类：电平触发、边沿触发和脉冲触发三种。
根据电路内部结构形式：基本触发器（没有CLOCK信号），同步触发器，主从触发器，维持阻塞触发器，CMOS边沿触发器。
根据逻辑功能：RS触发器，JK触发器，D触发器，T和T’触发器。
根据存储数据原理：静态触发器、动态触发器。
其中静态触发器是靠电路状态的自锁存储数据，而动态触发器是通过MOS管栅极输入电容上存储电荷束存储数据的。

补充！
【其中JK触发器和D触发器最重要，且JK触发器可以转换为RS触发器或者T触发器】
【比如在需要SR触发器时，只要将JK触发器的J、K端当作S、R端使用，即可实现SR触发器的功能；在需要T触发器时，只要将J、K连在一起当作T端使用，就可以实现T触发器的功能（利用了特性方程的思想，即对于JK触发器的特性方程为Q=JQ’+K’Q，当J=K=T时，Q=TQ’+T’Q，这样一来就变为了T触发器的特性方程，实现了从JK触发器转变为T触发器这一变化）】

SR触发器（置0置1触发器）
特性方程：Q✳=S+R’Q; SR=0
特性表：（其中：前一二行功能为保持，三四行为置0，五六行为置1，七八行为不定）
【补充：如何看待置1和置0的功能？
我们把Q称为初态，Q✳称为次态，从初态到次态的变化代表了相应的功能，比如下面SR触发器中前两行，Q分别从01变为对应的Q*的01，也就是状态并没有发生变化，我们称它的功能为保持，后面的依次类推即可。】

状态转换图：

JK触发器（置1和置0翻转触发器）
特性方程：A✳=JQ’+K’Q
特性表（最后两行体现了翻转功能）

状态转换图：

T触发器（翻转触发器）
特性方程：Q✳=TQ’+T’Q
特性表

状态转换图

D触发器（跟随触发器）
特性方程：Q✳=D
特性表

状态转换图

寄存一组二值代码。

【波形图的绘制，根据触发器电路，写次态函数等】

【输出端波形图的高电平和低电平要和输入端相对应，比如SD’为高电平，RD’为低电平时，Q对应着低电平，Q’对应着高电平。依次类推。】

任一时刻的输出信号不仅取决于当时的输入信号，而且还取决于电路原来的状态，或者说，还与以前的输入有关。区别于组合逻辑电路。
时序逻辑电路通常包括组合电路和存储电路两个组成部分，而存储电路是必不可少的；存储电路的输出状态必须反馈到组合电路的输入端，与输入信号一起，共同决定组合逻辑电路的输出。

根据电路的工作方式即电路中触发器的工作时刻是否统一来进行划分：
同步时序逻辑电路（统一）；异步时序逻辑电路（不统一）

同步时序逻辑电路的分析方法：
1、写出驱动方程
看图写方程，必须多加练习，掌握。

2、把驱动方程带入特性方程得到状态方程
判断使用的是哪种类型的触发器（一般是SR触发器、JK触发器、T触发器和D触发器，带入对应的触发器的特性方程）

3、写出输出方程
这一步也可以提前写，直接写出Y即可。从图中可以直接得到。

4、根据状态方程得到状态转换方程，画出状态转换图
其实这里可以简画一下状态转换表，根据状态转换表写出状态转换图，也可以直接代入状态转换方程写出状态转换图。

5、依据状态转换表说出该电路的功能
一般来讲，根据画出的状态转换图或者状态转换表就可以观察出该电路可以实现哪些功能，后续有例题可以练习。

6、检查有没有自驱动（也叫自启动）功能
如何判断有没有自驱动能力只需要两步，第一步是看这个状态转换图是否有闭环，如果没有闭环，则不能自驱动，如果有闭环，则再看所有的闭环是否在一个图中，比如有两个闭环，但是这两个闭环没有交际，那么也不具备自驱动能力，专业点来说就是无效状态没有形成自己的闭环的同时，有效状态形成了自己的闭环就具备自启动能力。
【具有自启动能力】
【不具有自启动能力】

【例一】

1. 寄存器

用于完成寄存功能，存储二进制数据和代码的电路。寄存器以触发器为核心单元，而一个触发器能寄存一位二进制代码；有并行和串行方式。

2. 寄存器的分类

普通寄存器
完成对并行输入数据的存储，数据也只能并行输出，形成并行输入、并行输出的传输结构；存储单元采用基本触发器、边沿触发器和同步触发器，这三者皆可构成。
一般使用JK触发器或者D触发器进行对输入数据的存储。

74LS175基本寄存器

1、逻辑抽象，得出电路的状态转换图或状态转换表
2、状态化简
3、状态分配
4、选定触发器的类型，求出电路的状态方程、驱动方程和输出方程
5、根据得出的方程式画出逻辑图
6、检查设计的电路能否自启动
【例题、设计一个带有进位输出端的十三进制计数器，原题在课本313页】
第一步、进行逻辑抽象，得出状态转换图（一般用这个，便于做题）
因为要设计一个十三进制的计数器，则需要四位二进制数，从0开始依次到12形成一个闭环。
第二步、状态化简和分配
根据状态转换图得到卡诺图

根据总的卡诺图得到分解的卡诺图，分别化简得到Q*


第三步、将状态方程代入JK的特性方程，即Q*=JQ’+K’Q，得到驱动方程。

第四步、根据驱动方程画出逻辑图

第五步、判断是否具有自启动能力。
很明显，电路具有自启动能力，可以把无效状态（1101、1110、1111）代入状态方程中计算得到它对应的次态分别为（0010、0010和0000），无效状态没有形成单独的闭环，它加入到了有效状态中，故可以自启动。

【第六章非常非常重要，必须掌握用同步或异步置数法或清零法设计进制数，74161和74163还有74160芯片的功能表得熟记，大题比较套路，原理理解之后直接可以套模板，多做练习。要想得高分，下面的习题必须全部掌握。】

【补充：时序图如何理解？】
【其实状态图的上升和下降对应着状态转换表，比如本题状态转换表虽然没有要求画出来，但是我们可以写在草稿纸上（PS:可以自己写一遍试试），比如Q1Q2从初态00变到次态10（Q1*Q2※)，对应着时序图也是从00到10，然后再从初态10变到次态01，对应着时序图的变化，依次类推即可。】

【补充，可能在这里有朋友疑惑怎么得出的这个状态转换图，其实只需画一个状态转换表即可，如下：画了一个草图，也就是当Q3Q2Q1状态不同时，对应着他们的次态Q3Q2Q1（都有*号，显示不出来）状态也不同，其中Y为输出，从第一行开始，000到001，Y输出为0，然后从001到010，Y输出为0，依次类推，直到从100到000时，形成一个闭环，这时，需要重新出发，101到011依次类推，最终画完状态转换图。】*

【这里要注意的一点是可以看到74160（1）中不需要特定的数字，所以它这里的LD和RD都接入了高电平，也就是不能发挥其作用，因为LD和RD只有低电平有效，而第二个芯片74LS160（2）LD接入了低电平有效是因为我置初态为0111，使用了置数功能，所以我接入了LD低电平有效。总的来讲，就是在设计芯片实现进制时一定要重视LD和RD的连接】

【说明：可能会有朋友疑惑为什么这里是83进制计数器而不是53进制计数器？】
在此作出解释：74161是四位二进制同步加法器，而不是十进制，我们从图中可以得到，第一个芯片74161从0000到1111时会向第二个芯片74161进一位（74LS161(2)为高位），也就是第二个芯片的EPET开始高有效，第二个芯片从0000变为0001，此时第一个芯片又开始从0000到1111，再进位，直到第二个芯片达到0101第一个芯片达到0010时全部清零。所以它总共进行了16*5+3=83次，也就是实现了八十三进制计数器。本质就是低位片运行一周，高位片计数一次，这也是级联扩展的思想。】

施密特触发器也被称之为电平触发的双稳态触发电路，是指输入、输出信号具有滞回性，并可以完成多种逻辑功能的一类集成门电路器件。

【施密特电路特点】
1、输入信号从低电平上升的过程中电路状态转换时对应的输入电平，与输入信号从高电平下降过程中对应的输入转换电平不同。
2、在电路转换时，通过电路内部的正反馈过程使输出电压波形的边沿变得很陡。

【施密特电路作用]
1、用于波形变换
2、用于脉冲鉴幅
3、用于脉冲整形。

【555定时器构成的施密特触发器】
补充：从波形图中可以看出，第一、U1也就是输入从带有干扰信号的模拟信号转变为U0输出带有二值逻辑化后的数字信号，所以实现了波形变换；第二，U1输入期间信号波浮动较大，而输出U0期间波不“陡”了，所以实现了波形整形。



【以下实现了脉冲鉴幅】

单稳态电路特点：
1、有稳态和暂稳态两个不同的工作状态。
2、在外界触发脉冲作用下，能从稳态翻转到暂稳态，在暂稳态维持一段时间后，再自动返回稳态。
3、暂稳态维持时间的长短取决于电路本身的参数，与触发脉冲的宽度和幅度无关。

【555定时器实现单稳态电路】

没有稳态，接通电源后，不需要外加触发信号，便能产生矩形脉冲。

【具有低有效直接复位端（4），且有2个输入端（6高有效、2低有效）、1个输出端（3）的特殊反相器。4管脚直接复位，低有效；不复位的前提下，输出端根据有效输入激励端反相；6、2优先级看情况。】

D/A转换器：一般属于系统的后级电路，完成数字信号到模拟信号的转变。
A/D转换器：一般属于系统的前级电路，完成模拟信号到数字信号的转变。

【转换原理】
按权值展开对位相加；输入为数字量，输出为模拟量；输出模拟电压信号实际不连续，是由一系列“台阶电压”组成，其中台阶电压的大小就是输入“00…01”所对应的模拟电压大小。

【D/A转换精度】
1、分辨率：表征DAC的理论转换精度。
2、转换误差：表示器件实际的输出模拟量和理论输出模拟量之间的偏差。转换误差是一个综合性的静态指标：通常包括比例系数误差、非线性误差、漂移误差等多个成分、这些误差的绝对值之和，就是转换误差大小。
【计算分辨率】
例如8位DAC：分辨率为255（也就是2的8次方减1），或者8位

【D/A转换速度】
1、建立时间tset：从数字信号输入DAC开始，到输出端对应得到稳定的模拟信号为止，整个转换过程所需要的时间。
2、一般而言，电流输出型DAC的建立时间较短，电压输出型DAC的建立时间长一些。

[DAC的选型]
并不是任何时候都选择尽量高的技术指标，要根据实际需要确定。
1、DAC的分辨率要根据CPU的数据处理位数选择；
2、DAC的转换误差越小越好，选择高精度DAC、运放和参考电压源等，但这也意味着器件成本的提高；
3、DAC的转换速度不是越快越好，这与整个系统的时序要求有关，符合要求即可。

【A/D转换原理】

【取样定理】
在取样间隔内完成对应的量化和编码，输出对应的数字信号。

【取样保持电路（简化版）】

【转换精度】
1、分辨率：用来说明ADC对输入信号的分辨能力，可以用输出二进制或十进制数的位数表示。
2、转换误差：表示器件实际的输出数字量和理论输出数字量之间的偏差。
【计算分辨率】
1、公式：（1/2^n)*FSR(其中FSR为满量程）
2、举例：8位ADC，输入满量程5V，则转换误差为？

【转换速度】
主要取决于转换器的电路结构，不同类型的ADC的转换速度差异极大。

【ADC选型】
1、ADC的分辨率要根据CPU的数据处理位数选择；
2、ADC的转换误差，理论上当然越小越好，但这也意味着期间成本的提高，实际选型时，要根据对数据处理精度的要求，合适即可；
3、ADC的转换速度1也不是越快越好，与整个系统的时序要求有关，符合要求即可，由此可以更好地控制系统成本。

后期如果有新的感悟也会第一时间更新，总之，只要我还在学习，就会不断完善这篇博客【全文完结】