HKMG来龙去脉

1.为什么要High-K。

随着CMOS随着电路线宽度的不断缩小，晶体管的一个关键指标：栅氧厚度也应不断缩小。intel为例90nm实际应用时代的栅氧厚度最低达到1.2nm，45nm时代更是需要低至1nm以下栅氧厚度。
然而，栅氧厚度不能无限缩小，因为它薄到2nm以下的SiO2层不再是理想的绝缘体，会有明显的隧道泄漏，指数级会随着厚度的降低而上升。nm以下泄漏将大到不可接受的程度。intel在45nm启用high-k。其他企业将在32家nm或28nm阶段启用high-k技术。
high-k该工艺是用高介电常数的物质代替SiO作为栅介电层。intel采用的HfO2介电常数为25，与SiO2的4高6倍左右，因此介电层厚度可以大6倍，电压相同，电场强度相同，大大降低了网格泄漏。

2.为什么HKMG会联系在一起

HK就是high-K而栅介电层技术MG指的是metal gate--金属栅极技术，两者之间没有必然的联系。high-k晶体管栅的电场可以更强。如果继续使用多晶硅栅极，栅极耗尽的问题会更麻烦。此外，栅介电层已经使用了新材料，同步使用新材料的难度略小。因此，两者的结合是合乎逻辑的。

3.gate first和gate last

现在CMOS集成电路制造采用硅格栅自对准工艺。它是先形成格栅介电层和格栅电极，然后混合源泄漏电极的离子。由于格栅极结构阻碍了离子向沟区域的扩散，因此混合等于与硅格栅自动对齐。

这样的步骤和后面的激活步骤，退火步骤是高温步骤。所有这些过程都是必要的。金属这样的步骤，金属格栅极可能会发生剧烈的反应和变化。为了解决这个问题，在离子混合步骤或硅格栅中，在高温步骤结束后蚀刻多晶硅格栅极，然后用适当的金属填充。这就是gate-last的意思。这需要几个重要的步骤，尤其是金属填充。这么小尺度的孔隙填充效率很低，质量很难控制。而且线宽越小越麻烦。

不过虽然gate-last很长一段时间以来，人们都认为成本很高HKMG必须的。ibm继续研发，发现制造时不需要付出gate-last成本方案。比如intel所用的栅介电材料是氧化氢，因此底界面层，HK层，顶界面层，金属栅极层次分明。而ibm使用的介电材料是硅酸钠-硅、氧和镁。如果与周围的硅和氧化硅发生反应，结果仍然是硅、氧化硅、硅酸钠和特定的栅极材料，热动力学在高温下仍然稳定。另外gate first所谓的MG,其实只是栅介电层薄一层高熔点金属----gate first实现硅栅自对准的其他工序仍然需要多晶硅栅。

4.gate first与gate last各自的优缺点

gate last栅极甚至有些栅介电层避免了高温步骤，所以材料选择非常宽松，可以考虑高性能材料。gate last的HKMG在性能方面，不影响其他生产步骤，gate last这将是理想的。当然，它的成本也很高，步骤也很严格，所以它的成本会更高。

gate first从根本上说，目的是降低成本，所以它的优势是不言而喻的。然而，它的成本也随之而来——它节省了加工步骤，但它的技术难度更大。此外，由于栅极和栅介质必须经过高温步骤，材料的选择和控制也有很大的限制，性能也会受到影响。

5.阈值控制与ZIL

high-k介质可以增加格栅介电层的厚度，减少格栅泄漏，但其高介电常数必然导致另一个问题，即通道载流子迁移率下降或阈值上升MOS大大降低了管道的性能。要解决这个问题，需要在沟道和栅介电层之间下功夫。以intel例如，他们在HfO2 high-k层层保留在沟渠之间SiO2介电层，所以接触沟的一面是介电常数不到4SiO2.迁移率下降的问题不存在。

但是保留这个界面层还有另一个问题---high-k本来是为了解决SiO2介电层不能继续减薄。一般认为22nm阶段栅介电层等效厚度（EOT）缩小到0左右.6nm。而SiO据说2层最小可以减少到0.3nm。HfO最多只有0层.3*6=1.8nm厚，换句话说，它也会有很大的泄漏---high-k的意义何在？因此界面层为22nm时代将是不可接受的，有必要取消界面层或以其他形式实现。

6.intel与IBM/AMD各自HKMG的细节

intel 45nm详情请参考我之前的文章http://blog.zol.com.cn/1402/article_1401099.html。据目前所知，其32nm工艺基本延续45nm除了线宽，工艺理念的明显区别在于增加了浸入式光刻，这与HKMG关系不大。

IBM/AMD至今还没有32nm实际产品。只能通过流传的信息来推测。
首先是栅极材料。正如上述，由于硅栅自对准技术的继续使用，其栅极主体仍然是高掺杂的多晶硅和金属硅化物，只有一层金属沉积在介电层上。可以预测其电阻比intel后填充栅极材料略高，即栅极材料性能略差。
介电层也与intel不同，ibm硅酸钠。但严格来说是不准确的，因为这层介电层实际上是由Hf,O,Si由三种元素组成的无定形材料不是化学意义上的硅酸钠-只有相同的元素，这三种元素的比例可能与化学方式不一致。因为gate first工艺栅介电层应采用高温步骤，硅酸钠相对稳定-个人估计ibm所谓硅酸钠，就是高温工艺的结果，沉积在沟道表面。虽然ibm实现ZIL更方便，但更早面对沟通载流子迁移率下降的问题。

有人会问：从这两点看，ibm的gate first栅极和栅介电层的性能不是都稍逊吗？intel的gate last？但是你的文章http://blog.pchome.net/article/284884.html里不是认为ibm公布的32nm性能反比intel的更强？
要注意ibm使用的是SOI工艺。其沟渠的泄漏特性略强于体硅工艺，因此ibm可适当降低栅极电场强度，因此一般采用较厚的栅氧层，32nm也不例外。其阈值控制方法也与体硅工艺大不相同。因此，一些不利于有一些不利的情况SOI工艺可能没有影响，甚至有好处。也就是说gate first配合SOI能起到不逊于的作用gate last配合硅的效果。

7.为什么TSMC企业倾向于等待gate last。

看上一段很容易理解，IBM和GF坚持gate first这是正常的，因为它们的高性能过程是基于SOI是的，他们的体硅工艺往往面向低功耗产品，对性能要求不高。而TSMC等待企业主要是体硅，虽然gate first工艺可以简化，但技术难度不低，性能可能会有折扣。他们倾向于gate last也很自然。