锐单电子商城 , 一站式电子元器件采购平台!
  • 电话:400-990-0325

STM32学习笔记(三 时钟系统 1 时钟系统精讲)

时间:2023-05-04 16:37:00 1b振动变送器参数3106压电振动变送器

一、晶体振荡器

如果在晶片中,石英晶体的特性 某轴向 上施加压力时,相应施力的方向会产生一定的电位
在这里插入图片描述
相反,在晶体中当某些轴向施加电场时,晶体会产生机械变形

如果将交变电压添加到石英晶片中,晶体会产生机械振动,机械变形振动会产生交变电场。虽然交变电场的电压极其微弱,但振动频率非常稳定。当外交变电压的频率等于晶片的固有频率(与切割后的晶片尺寸有关,晶体越薄,切割难度越大,谐振频率越高)时,机械振动的范围将急剧增加,称为压电谐振。

晶体振荡器用于产生所有内部操作同步所需的时钟脉冲

晶体振荡器,其作用在于产生原始时钟频率,这个频率经过频率发生器的放大或缩小后就成了电脑中各种不同的总线频率。它能够产生中央处理器(CPU)执行指令所需的时钟频率信号,CPU在此基础上执行所有指令。时钟信的频率越高,通常CPU运行速度越快。

**时钟系统是 CPU 脉搏,就像人的心跳一样,时钟的存在是为了防止工作紊乱。**因此,时钟系统的重要性不言而喻。 STM32 时钟系统比较复杂,不像简单 51 一个系统时钟可以解决一切。所以有人问,使用系统时钟不是很简单吗?为什么 STM32 有多个时钟源? 因为首先STM32 很复杂,外设很多,但并不是所有的外设都需要系统时钟这么高的频率,比如看门狗和 RTC 只需要几十 k 时钟可以。同一电路,时钟越快,功耗越大,抗电磁干扰能力越弱,所以比较复杂 MCU 一般都是采取多时钟源的方法来解决这些问题。

晶体振动的常见频率、计算机周围附件的晶体振动频率和常用消费电子产品的晶体振动频率

使能时钟

能量是打开时钟,使晶体振动,晶体从打开到振动稳定需要一段时间,稳定后称为 使能就绪
在使用任何外设之前,都必须首先使相应的时钟。

“ARM的芯片、STM32、LPC1XXX,外设通常是在给时钟后设置的寄存器(即使用此外设)。这样做的目的是为了省电,使用了所谓时钟门控的技术。
触发器的赋值必须需要时钟, 寄存器时钟由总线时钟提供,也就是说,如果没有总线时钟,它就不会读取你给寄存器的值。换句话说,只有只有当时钟被送来时,触发器才能被重写,这样寄存器才能工作,其他不使用的地方不打开时钟,寄存器不工作,可以达到省电的目的。

二、时钟源介绍

在 STM32 中间有五个时钟源 HSI、HSE、LSI、LSE、PLL( H开头高速,L开头低速,I 内部 in,E 是外部 exterior)

HSI 高速内部时钟

RC 频率为的振荡器 8MHz。

HSE 高速外部时钟

可连接石英/陶瓷谐振器或外部时钟源,频率范围为
4MHz~16MHz。开发板连接 8M 晶振(800万Hz)。

LSI 低速内部时钟

RC 频率为的振荡器 40kHz。独立看门狗的时钟源只能是 LSI,同时 LSI 还可以作为 RTC 的时钟源。

LSE 低速外部时钟

接频率为 32.768kHz 石英晶体。这主要是 RTC 的时钟源。

PLL 相环倍频输出

(phase 相、位 locked loop),时钟输入源可选择 HSI/2、HSE 或者 HSE/2~16 但其最大输出频率不得超过15种选择 72MHz。

SYSCLK 系统时钟

三个时钟源:
HSI
HSE
PLL

几个重要的时钟

SYSCLK 系统时钟
AHB总线时钟
APB总线时钟(低速)最高36MHz
APB总线时钟(高速)最高72MHz
PLL时钟

参考链接

A. MCO 是 STM32 时钟输出 IO(PA8)它可以选择时钟信号输出
选择为 PLL 输出的 2 分频、HSI、HSE、或系统时钟。此时钟可用于外部
其他系统提供时钟源。
B. 这里是 RTC 从图中可以看出时钟源,RTC 可选择时钟源 LSI,LSE,以及
HSE 的 128 分频。
C. 从图中可以看出 C 处 USB 时钟来自 PLL 时钟源。STM32 全速功能
的 USB 该模块的串行接口引擎需要一个频率 48MHz 时钟源。时钟源只能是
从 PLL 可选择输出端获取 1.5 分频或者 1 分频,即需要使用时 USB
模块时,PLL 必须使能,时钟频率配置为 48MHz 或 72MHz。
D. D 处就是 STM32 的系统时钟 SYSCLK,它是供 STM32 绝大多数部件都在工作。
钟源。系统时钟可选为 PLL 输出、HSI 或者 HSE。系统时钟最大频率为 72MHz,
当然,你也可以超频,但一般来说,没有必要为了系统稳定而冒险超频。
E. 这里的 E 处是指其他所有外设了。从时钟图上可以看出,其他所有外设的时钟最
终来源都是 SYSCLK。SYSCLK 通过 AHB 对每个模块进行分频。
模块包括:
①、AHB 总线、内核、内存和 DMA 使用的 HCLK 时钟。
②、通过 8 分频后送给 Cortex 系统定时器时钟,即 systick 了。
③、直接送给 Cortex 空闲时钟 FCLK。
④、送给 APB1 分频器。APB1 一路输出分频器供应 APB1 外设使用(PCLK1,最大
频率 36MHz),另一给定时器(Timer)2、3、4 使用倍频器。
⑤、送给 APB2 分频器。APB2 分频器分频输出一路供应 APB2 外设使用(PCLK2,
最大频率 72MHz),另一给定时器(Timer)1 倍频器使用。

需要理解的是 APB1 和 APB2 的区别,APB1 上面连接的是低速外设,包括电源接口,
备份接口、CAN、USB、I2C1、I2C2、UART2、UART3 等等,APB2 上面连接的是高速外包
括 UART1、SPI1、Timer1、ADC1、ADC2、所有普通 IO 口(PA~PE)、第二功能 IO 口等。居宁
老师的《稀里糊涂玩》 STM在资料中教你记忆的方法是 2>1, APB2 下面挂的外设
钟要比 APB1 的高
在上述时钟输出中,有许多是可控的,例如 AHB 总线时钟、内核时钟、各种 APB1
外设、APB2 外设等等。当需要使用模块时,记得先使相应的时钟。我们稍后解释一下
例子回到时钟使能的方法。
STM32 除初始化时间外,时钟系统的配置 system_stm32f10x.c 中的 SystemInit()函数中
外部,其他配置主要在 stm32f10x_rcc.c 文件中有许多时钟设置函数,您可以打开此函数
浏览文件,基本上看函数的名称就知道这个函数的作用了。个人都设置时钟时,必须
要仔细参考 STM32 心中有数的时钟图。

这里需要指出系统时钟的默认情况
下是在 SystemInit 函数的 SetSysClock()函数中间判断,设置是通过宏定义设置的。我们可以
以看看 SetSysClock()函数体:
static void SetSysClock(void)
{
#ifdef SYSCLK_FREQ_HSE
SetSysClockToHSE();
#elif defined SYSCLK_FREQ_24MHz
SetSysClockTo24();
#elif defined SYSCLK_FREQ_36MHz
SetSysClockTo36();
#elif defined SYSCLK_FREQ_48MHz
SetSysClockTo48();
#elif defined SYSCLK_FREQ_56MHz
SetSysClockTo56();
#elif defined SYSCLK_FREQ_72MHz
SetSysClockTo72();
#endif
}
这个代码很简单,就是判断系统宏定义的时钟是多少,然后设置相应的值。我们系统默许宏定
义是 72MHz:
#define SYSCLK_FREQ_72MHz 72000000
若要设置为 36MHz,注释上面的代码,然后添加下面的代码:
#define SYSCLK_FREQ_36MHz 36000000
同时需要注意的是,当我们设置系统时钟时,可以通过变量 SystemCoreClock 获取系统时钟
如果系统是,值 72M 时钟,那么 SystemCoreClock=72000000。这是在 system_stm32f10x.c 文件
中设置的:
#ifdef SYSCLK_FREQ_HSE uint32_t SystemCoreClock = SYSCLK_FREQ_HSE;
#elif defined SYSCLK_FREQ_36MHz
uint32_t SystemCoreClock = SYSCLK_FREQ_36MHz;
#elif defined SYSCLK_FREQ_48MHz
uint32_t SystemCoreClock = SYSCLK_FREQ_48MHz;
#elif defined SYSCLK_FREQ_56MHz
uint32_t SystemCoreClock = SYSCLK_FREQ_56MHz;
#elif defined SYSCLK_FREQ_72MHz
uint32_t SystemCoreClock = SYSCLK_FREQ_72MHz;
#else
uint32_t SystemCoreClock = HSI_VALUE;
#endif
这里总结一下 SystemInit()函数中设置的系统时钟大小:
SYSCLK(系统时钟) =72MHz
AHB 总线时钟(使用 SYSCLK) =72MHz
APB1 总线时钟(PCLK1) =36MHz
APB2 总线时钟(PCLK2) =72MHz
PLL 时钟 =72MHz
SystemInit()函数中设置的系统时钟大小:
SYSCLK(系统时钟) =72MHz
AHB 总线时钟(使用 SYSCLK) =72MHz
APB1 总线时钟(PCLK1) =36MHz
APB2 总线时钟(PCLK2) =72MHz
PLL 时钟 =72MHz

常用寄存器

时钟配置的几个参数

锐单商城拥有海量元器件数据手册IC替代型号,打造电子元器件IC百科大全!

相关文章