半导体栅极侧墙工艺的来龙去脉

在相对先进的半导体工艺中，栅极两侧会有多层侧墙结构，对其生产过程和机理进行梳理总结如下：

基础知识：侧墙工艺采用干法蚀刻的各向异性特性，无需Mask，Dep干法蚀刻后，台阶位置产生侧墙。

侧墙工艺示意图

————————————————————————

＞800nm工艺：无热载流子效应影响

↓ ↓ ↓ ↓ ↓
推动力：设备尺寸继续减小-热载流子效应(泄漏电极电压升高，耗尽区宽度增加，但耗尽区宽度不足以抵消电。载流子在强电场的作用下形成高能载流子，成为热载流子，进入栅极/衬底形成电流/锁紧效应)使设备失效。
↓ ↓ ↓ ↓ ↓
DDD工艺(双扩散漏)：由于扩散速度不同，源漏极与不同质量的掺杂离子混合，在源漏极扩展区形成轻掺杂缓变结，降低峰值电场强度。
缺点(动力)：①短沟效应严重(阈值电压显著降低)；②难控制源漏极与衬底间杂质分部；

DDD工艺结构示意图

↓ ↓ ↓ ↓ ↓
LDD工艺(轻掺杂漏)：在漏极与沟之间形成非常薄的轻掺杂区，降低漏极附近峰值电场强度，削弱热载流子效应。
然后开发出栅极侧墙工艺，在侧墙形成前进行轻掺杂工艺，形成侧墙后进行源漏掺杂，即形成LDD结构
↓ ↓ ↓ ↓ ↓
800nm—350nm工艺：侧墙介质为SiO2 （TEOS工艺(Tetraethoxy Silane)实际生成有机硅化物 (OC2H5)4 厚度约2000A）。

单层侧墙结构示意图

↓ ↓ ↓ ↓ ↓
动力：如果设备尺寸继续，遇到问题：① 侧墙干刻工艺不易控制，硅衬底易损坏，导致电性不良；② 栅极&漏极距离减小SiO介质隔离效果不好。
↓ ↓ ↓ ↓ ↓
350nm—180nm工艺：侧墙介质为SiO2 Si3N4 ，SiO2 200A左右，Si3N4 1500A左右。
效果：SiO2作为干刻停止层，Si3N隔离效果好。

双层侧墙结构示意图

↓ ↓ ↓ ↓ ↓
动力：如果设备尺寸继续，遇到问题：Si3N4应力过大会影响设备的电学特性，导致设备泄漏、包装和电流下降。
↓ ↓ ↓ ↓ ↓
180nm—90nm工艺： 侧墙介质SiO2 Si3N4 SiO2(ONO三明治结构) 200A左右 400A左右 SiO2 1000A左右，
效果：Si3N4减薄、两层SiO2有效控制Si3N4应力影响。

ONO结构侧墙示意图

↓ ↓ ↓ ↓ ↓
动力：设备尺寸继续减小，遇到问题：网极与漏极之间的寄生电容增加，影响设备开关速度。

寄生电容示意图

↓ ↓ ↓ ↓ ↓
90nm以下工艺：双侧墙工艺：(SiO2 Si3N4) (SiO2 Si3N4 SiO2) (50A 150A) (150A 350A 1000A) .
效果：增大了栅极与漏极LDD取宽度，有效控制寄生电容的影响。

双侧墙结构示意图

总结来说，在摩尔定律的推动下，晶体管的尺寸不断缩小。在此过程中，漏电问题和寄生电容问题进一步缩小，引入解决两个问题LDD轻掺杂工艺，包括侧墙工艺。随着晶体管尺寸的进一步缩小，侧墙工艺也在不断改进，形成了目前的多层结构。