FPGA原型验证系统VS硬件仿真器

作者：杨一峰，新华章科技市场经理

由工业和信息化部主管、中国半导体行业协会主办的官方专业期刊《中国集成电路》首发。

我们之前已经对我们之前已经对说过了FPGA详细对比开发板和原型验证系统:

硬件辅助验证产品解读(上一篇)- FPGA开发板vs原型验证系统

杨一峰，微信官方账号:芯华章科技FPGA开发板vs原型验证系统

那么，在下篇中，我们将继续进行 FPGA原型验证系统和Emulator比较硬件仿真器。

先简单回顾一下FPGA原型验证系统的应用场景Emulator比较硬件仿真器的应用场景：

FPGA原型验证系统

FPGA原型验证系统的主要应用场景是“芯片设计过程中搭建软硬件一体的系统验证环境”：一是芯片流片回来前为软件团队提供调试驱动软件的平台，加速芯片上市时间；二是作为芯片仿真验证的一个补充，因为在FPGA与模拟使用的软件模型相比，内部可以生成真实的电路，并且可以与真实的硬件子卡对接，因此可以发现更多隐蔽的bug ；此外FPGA相对软件仿真和Emulator速度更快，更适合一些耗时更多的场景case。因此，随着芯片设计规模的不断扩大，使用多个芯片FPGA芯片互联可以快速实现高性能的全系统验证原型，满足现场调试要求。

Emulator 硬件仿真器

Emulator主要的应用场景是 加速模拟和调试芯片设计过程中完全封闭的设计FPGA原型验证系统的主要定位区别在于，硬件仿真可以与芯片时间行为一致，包括提取全芯片信号，系统级验证和调试全芯片的功能、性能和功耗。这种差异导致了两者系统设计的巨大差异。用户不需要花很多时间考虑如何设计、如何分割、如何布线等问题，从而大大提高了易用性。

基于FPGA和原型验证系统平台 Emulator硬件仿真平台的设计目标和应用场景不同。让我们分别介绍这两种产品的关键点。

FPGA原型验证系统

随着集成电路的不断发展，设计规模大，单个FPGA板材在容量上显得捉襟见肘，已不能满足设计要求。目前国内头部CPU、GPU设计公司的设计规模，单个IC芯片的设计量需要占用几十个Xilinx VU440级别FPGA情况屡见不鲜。在这种背景下，FPGA系统供应商开始研究多个FPGA系统互联解决方案。包括单块PCB多个装配在板上FPGA及多个FPGA系统之间的互联。

经过不断的探索，FPGA原型验证平台产品应运而生。它之所以被称为平台或系统，是因为它必须包含相应的软件和硬件。首先，硬件结构上有多个FPGA互联结构的引入要求结构比单板形式更重要FPGA开发板要复杂得多，其次FPGA芯片制造商提供的软件工具不能支持多件FPGA分割需要配套专业FPGA相关软件工具的原型分割。

一套优秀的FPGA原型验证系统应具有以下产品特点：

• 基于模块化设计，验证平台规模的灵活扩展和切割

• 在保证一定高速仿真性能的前提下，提供设计完整性

• 提供从软件早期开发到系统级验证的解决方案

• 从综合、自动模块分割、布局布线等方面提供服务FPGA bit生成、下载、在线/离线Debug的整套流程

• 提供丰富的调测方法，帮助用户快速定位问题，快速设计Bring Up

• 与外部真实设备相连，提供丰富的接口子板

• 提供复杂的软件接口和外部工具调试解决方案

• 提供丰富的IO接口，高速Serdes接口用于partition外设子卡的互连和外设子卡的互连

FPGA原型验证系统速度快，但其缺点也很明显，主要体现在调试的便利性上FPGA自身的一些缺点，比如需借助FPGA嵌入式逻辑分析仪捕捉信号调查问题，布线耗时长，效率不太高。

其他关于FPGA原型验证系统的详细内容请参考文章末尾的文章链接《硬件辅助验证产品解读(上一篇)》- FPGA开发板vs原型验证系统。

硬件仿真器Emulator

在目前SoC在规模越来越大的情况下，有些设计甚至达到了数百亿ASIC等效门的规模和巨大的设计规模使得软件仿真时间的消耗越来越难以忍受。FPGA原型平台在验证规模到达一定级别，FPGA如果数量过多，也会带来新的分割问题，失去原有的性能优势。硬件仿真器的优点主要在于其独特的大型硬件结构，尽可能保证RTL设计的完整性。从硬件实现的角度来看，一般都是基于FPGA和CPU基于两种架构FPGA架构的类型来说（如Synopsys的Zebu系列)，可以理解为有很多块FPGA单板、大量单板与电源、控制等相互连接，形成庞然大物使用商用FPGA基于开发成本可以降低；CPU就架构类型而言(如Cadence的Palladium系列)，通常集成了数万条高速公路CPU核的ASIC芯片焊接在一个巨大的单板上，用控制、冷却等模块形成一个完整的系统。优点是编译时间短，调试能力强；缺点是功耗高，需要特殊的冷却系统和运行成本高，稳定性难以控制，性能一般基于FPGA硬件仿真系统较低。优点是编译时间短，调试能力强；缺点是功耗高，需要特殊的冷却系统和运行成本高，稳定性难以控制，性能一般基于FPGA硬件仿真系统较低。一般一套Emulator的体积大约从一个冰柜到一台大双开门冰箱的大小，而大型Emulator吨也可以计算重量。本文主要介绍基础FPGA硬件仿真器。

基于FPGA虽然原型平台和硬件仿真器在结构和软件上有一些相似之处，但定位不同，Emulator定位和设计指向大容量和全系统仿真调试，因此软硬件设计有不同的选择。一般来说，硬件仿真器的特点是支持超大规模（超过10亿门级）的设计容量，实现全自动软件设置的过程，基本上不需要修改硬件连接配置和灵活多样的全系统仿真调试能力，包括：

• 信号的跟踪深度更深(数十亿仿真周期)

• 触发信号条件、插入动态探针、离线调试

• 拥有无限的时钟域，可以无限衍生核心时钟资源

• 调试跟踪全系统范围的调试跟踪

• 带有UVM验证方法验证方法的协调

• 软硬件的协同验证，测试界面的虚拟化支持

• 系统功耗和性能预测分析

目前，主流Emulator基本上包括以下工作特点：

• 基于Cycle等级软硬件联合仿真

• 基于ICE ( In-Circuit Emulator )模式: 理论上最传统、最快的运行模式之一。在这种模式下，需要将测试逻辑单元和测试逻辑集成到硬件中，或通过外设硬件输入激励；通常需要使用Speed Adapter实现外围高速硬件和硬件仿真器在工作频率上的桥接。由于Emulator如果运行频率不高，与外部设备，如PCIE/SATA/USB通过速度匹配设备，通过缓存匹配快速端的速度

• 基于事务级(Transaction)软硬件联合仿真；在这种情况下，测试的逻辑部分正在运行Emulator硬件；硬件通过一套完整的软件和驱动、物理通道和Host Server实现连接。这种方法可以使用多种方法SW model Library，常见的有PCIE/AMBA bus等。虽然它的运行速度没有那么快ICE模式快，但软件上有丰富的功能和方法支持。这种方式也被认为是软件Simulator的硬件化

• 提供各种虚拟解决方案：包括Virtual Host(Qemu/VDK)，Virtual Device（例如基于Chiplet的Die to Die 模型)，Virtual memory models(各种协议的存储模型SDRAM/Flash/SRAM/EEPROM)，Transactors（AMBA/PCIe)，Hybrid Mode（CPU Models DUT in Hardware）

• 静态探针、动态探针、全景探针、定制探针组等。

二是多用户支持，Emulator该系统可支持更多用户同时在线使用，实现资源的灵活调度；FPGA目前，原型系统也有可以支持多用户的场景，但由于时钟资源分配的局限性，很少使用。

总 结

最后，让我们看一看FPGA原型验证系统和硬件仿真器Emulator对比表：

读者更容易理解两者之间的关系：

从系统的特性来看，FPGA 多支持原型系统FPGA、自动分割；高性能运行系统软件；模拟加速器的超大容量可以设计成全芯片，验证全芯片的系统功能/性能/功耗。从应用场景来看，我们可以看到原型系统和模拟加速器在软硬件协同设计上有一定的交集。

以上就是关于FPGA原型验证系统和硬件仿真器这两种不同的数字设计验证平台的对比介绍，谢谢！