深入浅出地了解STM32中的时钟树

?了解下图，即时钟树

可以这么说：
?In electronics and especially synchronous digital circuits, a clock signal is a particular type of signal that oscillates between a high and a low state and is utilized like a metronome to coordinate actions of circuits.

?时钟信号是一种特殊类型的信号，它在高低状态之间振荡，并像节拍器一样用来协调电路的动作。

?之前写的这篇文章略有设计:在 keil 建立基于STM32开发的工程模板–详细步骤

STM32Fl03 相关时钟 可分为以下几类 3 种：
（1） 输入时钟
（2） 系统时钟
（3） 其他时钟：系统时钟分频

?STM32Fl03 的 不同的时钟源可以输入时钟。
?从频率和源角度来分，分类如下：

?高速时钟为 STM32Fl03 的主时钟提供时钟信号，

?只有低速时钟实时时钟 (Real Time Clock, RTC) 和独立看门狗(Independent Watch Dog, IWDG)提供时钟信号。

高速内部时钟(High Speed Internal clock signal, HSI)由片内RC振荡器产生频率
为8MHz，但不稳定。 STM32Fl03从上电开始使用HSI作为初始系统时钟。

低速外部时钟(Low Speed External clock signal , LSE)通常以外部晶振为时钟源，
实时钟模块主要提供，因此一般采用32. 768 kHz。

低速内部时钟(Low Speed Internal clock signal, LSI)由片内RC产生振荡器，是的
以40频率提供实时钟模块和看门狗模块 kHz。

?从上可知，系统时钟SYSCLK 多路选择器SW根据用户设置选择PLLCLK、HSE或HSI一路输出。 SYSCLK最高频率可达72MHz(通常在72工作MHz), 是STM32Fl03大部分 零件时钟来源。

?通常，STM32Fl03从上电开始 ，选用HSI作为初始系统时钟。 初始化完成后，一般选择更稳定可靠的HSE作为系统时钟的来源。为使用户能够实时检测时钟系统是否正常运行，ST 在STM32Fl03 该系列微控制器专门提供引脚MCO(M ai nC lock Output，主时钟输出)。 用户可以通过软件编程选择SYSCLK、PLLCLK、HSE或HSI中的一路在MCO上输出。

?系统时钟SYSCLK 经过AHB输出预分频器STM32Fl03各部件：

?（1）HCLK: 高速总线AHB系统时钟SYSCLK 经AHB直接获得预分频器。 通常， 将AHB预分频系数设置为1，HCLK即 为72MHz，最高 也为72MHz。 HCLK为Cortex-M内核存储器和DMA提供时钟信号。 它 是Cortex-M三核运行时钟。 由此可见， CPU主频是此时钟的信号。 通常情况下 CPU运行于 高 ， STM32Fl03的频率72MHz。

?（2）FCLK: Cortex-M3内核的 “自由运行” 时钟也由系统时钟制成SYSCLK经AHB直接获得预分频器。 它与HCLK同步，最大 也 是72MHz。 所谓不来自 HCLK 。 因 此在HCLK停止时FCLK还能继续运行。 这样 ，可以保证即使在Cortex-M内核睡眠也可以采样到中断和跟踪休眠事件。

?（3）PCLK1: 外设时钟，系统时钟SYSCLK经AHB预分频器，再经APBl预分频器后得到。 一般情况下，会AHB将预分频系数设置为1APB1 预分频系数设置为2， PCLK1 即为36MHz，它的最大频率也是36MH 。 PCLK1为挂载在APB1 总线外设提供时钟信号，如USART2、USART3、UART4、UART5、SPI2I2S、SPI3/I2S、I2C1、I2C2、USB、RTC、CAN、DAC、PWR、BKP、IWDG、WWDG等。类似地，如需使用以上挂载在APB2总线上的外设，必须先开启APB2总线上该外设的时钟。

 （4）PCLK2: 外设时钟，由系统时钟SYSCLK经AHB预分频器，再经APB2预分频器后得到。 通常情况下 ，将AHB预分频系数和APB2的预分频系数都设置为1，PCLK2即为72MHz，它的最大频率也为72MH 。PCLK2为挂载在APB2总线上的外设提供时钟信号，如GPIOA、GPIOB、GPIOC、GPIOD、GPIOE、GPIOF、GPIOG、USART1、SPI1、EXTI、AFIO等。 尤其需要注意的 是，如需使用以上 挂载在APB2总线上的外设 ，必须先开启APB2总线上该外设的时钟。

 （5）SDIOCLK: SDIO外设的时钟，由系统时钟SYSCLK经AHB预分频器后直接得
SDI 到。 类似地，如需使用SDIO外设，必须先开启SDIOCLK 。

 （6）FSMCCLK: 可变静态存储控制器的时钟，由系统时钟SYSCLK经AHB预分频器
后直接得到。类似地 ，如需使用 FSMC外接存储器，必须先开启FSMCCLK 。

 （7）STCLK: 系统定时器 SYSTICK的外部时钟源，由系统时钟SYSCLK 经 AHB 预分频器，再经过 8分频后得到， 等千HCLK/8。除了外部时钟源 STCLK ， 系 统定时器SYSTICK还可以将FCLK作为内部时钟源 。

 （8）TIMXCLK: 定时器 2到定时器 7的内部时钟源，由APBl总线上的时钟PCLK1 经
过倍频后得到。 类似地，如需使用定时器 2到定时器 7 中的任意一个或多个，必须先开
启APB2总线上对应的定时器时钟。

 （9）TIMxCLK: 定时器 1和定时器8的内部时钟源，由APB2总线上的时钟PCLK2经
过倍频后得到。 类似地，如需使用定时器1或定时器8 ，必须先开启APBl总线上定时器
1或定时器8的时钟。

 （10）ADCCLK : ADC1、ADC2、ADC3的时钟， 由APB2总线上的时钟 PCLK2 经 ADC 预分频器得到。 ADCCLK最大为14MHz。