PCB印制电路板串行总线设计的优势特点解析

描述

随着对通信和计算机系统速度和带宽需求的不断上升，系统设计师正面临着严峻的考验。按时测试的平行总线结构已接近其能力极限，总线宽度已达到64位以上，导致电路布局极其复杂。此外，宽平行总线中的大量信号同步也非常麻烦，特别是噪声和串扰等随机因素。

经过多年的持续增长，平行总线宽度现在出现了另一种向相反方向发展的技术趋势，即窄串行总线开始取代宽并行结构。例如，128个平行连接将成为一个四线串行当然，这些较少的物理连接仍然必须传输与宽并行总线相同的数据，甚至更多。

串行总线通常以包装的形式传输数据，通过物理层技术完成分包传输，然后在协议层实现。

串行总线串行有许多好处，如包装数据适应性较强（字符长度可根据系统要求动态变化）、可靠性较高、内置误差发现和校正功能。此外，信号线越少，需要布局的通道就越少，因此弯曲、通孔和端点就越少。简而言之，串行总线速度快，操作方便，可靠性高，只是符合系统对更高带宽和性能的需求。

串行总线除了这些优点外，还给系统设计师带来了一些新的挑战。

在规划和应用这些信号和消除故障时，设计师必须考虑非常高的速度和新的动态性能，所选的测试工具必须与快速信号一致，如复杂协议RapidIO、PCI-Express和Hypertransport等待大量信息的传输。

除了跟上更快的速度，设计师现在处理硬件、软件和固件的设计集成，嵌入式软件、数字逻辑、模拟电路和印刷电路板不再是单独的开发单元，需要同时考虑分析，以有效地解决越来越多的信号完整性问题。数据内容按时间划分为不同的包。错误的原因可能是应用程序本身、包装协议、数字逻辑或总线时序错误。

纯逻辑设计是不够的。今天的系统速度还有其他一些影响需要理解和考虑，但许多工程师不习惯这种思维。过去，数字设计师专注于信号之间的时间顺序，但现在他们必须考虑设备内部和之间的信号参数。这些因素导致信号完整性大幅增加，使得消除故障比以前更加困难。

逻辑分析仪是排除大多数数字故障的第一道防线，允许用户以多种格式存储、触发和观察数字信号。连接到被测系统的探针将数据发送到逻辑分析仪的多个不同通道，然后通过逻辑分析仪及时显示数字脉冲串及其相关位置。状态显示格式以被测电路时钟信号决定的时间顺序观察数据。在反汇编程序和处理器软件支持包的帮助下，逻辑分析仪可以通过低级二进制表示高级指令。

逻辑分析仪具有高通道数、深存储记忆和高级触发器，可以从许多测试点获取数字信息，然后连续显示信息。生成的时序图清晰易懂，易于与预设计的数据进行比较，确定系统在二进制水平上是否正常工作。这些时序图通常是危及信号完整性的起点。

但并非每个逻辑分析仪都适用于现代快速串行总线数据速率下的信号完整性分析。为了满足这些要求，它必须具备一些先进的性能，包括8GHz采集速率(125ps 时序分辨率)，256M上述存储深度、无转接器高密度压缩探针等。除了这些硬件特性外，高端逻辑分析仪还配备了高级分析软件包，帮助用户从获得的二进制数据中获取高级代码并进行解释。后一个特性在分析信息包装串行数据时是必不可少的。

通过观察缺陷数字信号的模拟波形显示，可以更好地理解许多数字问题。虽然问题以数字脉冲位置错误的形式出现，但原因可能与模拟特性有关。当小值信号转换为错误的逻辑状态或当脉冲时间变化缓慢时，这些模拟变化将成为数字故障。

数字存储示波器(DSO)在脉冲或边缘之前，可以捕捉每个数字周期的细节。DSO特别是在高速信号环境下，能够抓住其他工具无法获得的一次性事件，DSO是发现瞬变和抖动等问题的最佳工具。

与逻辑分析仪一样，如果示波器用于信号完整性测量，则必须满足严格的性能指标。在多个采集通道上，高级示波器的带宽高达6GHz，记录长度高达32M，此外，还有各种自动化、分析和一致性测量软件，可以满足要求。

逻辑分析仪和DSO随着整合技术的最新进展，这两种强大的信号完整性故障排除工具将这两种工具结合在一起，使其功能再次增强。

数字信息和模拟波形按时间排列，以便通过模拟检查数字事件，如数字波形中的突然脉冲错误，在示波器波形上可以看到信号上升沿异常，这可能是测量电路逻辑错误的原因或结果。但无论如何，发现内部模拟特性都有助于设计师更快地跟踪问题。

信号完整性问题通常以间歇性数字故障的形式出现。例如，与抖动相关的错误可能在数百万个周期中只出现一次。这种错误很难复制，所以很难找到。信号完整性测试可以发现电路板布局的初始问题，如端接不良总线会产生反射和信号变形，影响数字性能，然后跟踪数字错误，直到模拟信号变形，通过集成逻辑分析仪/示波器证明数字错误与布局有关，与逻辑无关。

打开APP阅读更多精彩内容

点击阅读全文