SRAM、DRAM、硬盘、ROM、RAM、EPROM、FLASH

/

SRAM和DRAM区别与联系：
(计算机内存属于DRAM，CPU二级缓存属于中间SRAM)

存储原理

RAM（Random Access Memory ）随机访问存储器的主要功能是存储代码和数据供应CPU 必要时调用。

然而，这些数据并不像用袋子盛米那么简单。它们更像是在图书馆里用格子书架存放书籍。它们不仅要放进去，还要能在必要时准确调用。虽然它们都是书，但每本书都不一样。

对于RAM 存储器也是如此，尽管存储代表0 和1 代码，但不同的组合是不同的数据。

如果书架上有10个，让我们回到书架上。 行和10 列格子(每行和每列都有0-9 有100 这本书应该存放在里面，所以我们可以使用+行号+列号来确定一本书的位置。如果我们已经知道这本书的编号是87，那么我们首先锁定第8个 行，然后找到第7 列就能准确找到这本书。

在RAM 类似的原理也用于存储器。

现在让我们回到RAM 对于存储器RAM 对于存储器，数据总线用于传输数据或传输数据。由于存储器中的存储空间是由某些规则定义的，因此我们可以将数据存储在存储器上的相应位置定位工作依靠地址总线来实现。

对于CPU 来说，RAM 就像一条有很多空间的长细线，每个空间都有一个独特的地址。

如果CPU 想要从RAM 调用数据，首先需要将地址数据定位存取的数据发送到地址总线，然后等待几个时钟周期，数据总线将数据传输到CPU。

下面的示意图可以帮助你理解这个过程。

代表上图中的小园区RAM 每个存储空间都有一条与之相连的唯一地址线。

当地址解码器接收到地址总线发送的地址数据时，它会根据数据定位CPU 要调用的数据位置，然后数据总线将数据传输到CPU。

在上述例子中，CPU 每次在一行数据中获取字节数据，但在现实世界中是不同的，通常CPU 32需要每次调用bit 或者是64bit 数据不同计算机系统计算机系统数据总线的位宽)。若数据总线为64bit 的话，CPU 会在一段时间内获取8 因为每次存取1字节数据 64个字节数据bit 总线不会显示任何优势，工作效率会大大降低。

从线到矩阵

如果RAM 对于CPU 就线而言，它不能反映实际操作。因为如果实际情况是这样的话，在实际制造芯片时会有很多实际困难，特别是在需要设计大容量的情况下RAM 的时候。

因此，一种更好的能力降低成本方法是让存储信息的空间排列 为了很多行，每个空间对应一个bit 存储位置。这样，如果要存储1024bits 所以你只需要使用32个数据x32 矩阵可以达到这个目的。显然，32x32 矩阵比1024bit 线路设备更紧凑，更容易实现。

请看下图。

知道了RAM 基本结构是什么样我们来谈谈存储字节的过程。

上图 它只显示在最简单的状态下，也就是说，内存条上只有一个RAM 芯片状况。

对于X86 通过地址总线发出的处理器有22个 二进制数字的地址编码，其中11 位是行地址，另外11 位是列地址，这是通过RAM 分离地址接口。

行地址解码器(row decoder)将首先确定行地址，然后列地址解码器(column decoder)列地址将被确定，以确定存储数据的唯一位置，然后数据将通过RAM 数据接口将数据传输到数据总线。

另外，需要注意的是，RAM 存储内部信息的矩阵不是正方形的，即行和列的数量不一样，行的数量比较少。

上图 粗略总结了一个基本的概括SRAM 芯片是如何工作的。

SRAM 是“static RAM(静态随机存储器)之所以这样命名，是因为当数据储后不会消失。

DRAM 不同的动态随机存储器，DRAM 必须在一定时间内不停的刷新保持存储的数据。

一个SRAM 单元通常由4-6 当这个只由晶体管组成时，SRAM 单元被赋予0 或者1 直到下次被赋予新状态或断电后，它才会保持这种状态。

SRAM 速度比较快，省电，但是存储1bit 的信息需要4-6 只晶体管制造成本过高。

DRAM 只要1 只晶体管可以实现。

SRAM 芯片

早期的SRAM 芯片采用了20 线双列直插（DIP：Dual Inline Package）它们之所以有这么多针脚，是因为它们必须：

1) 每个地址信号都需要一条信号线；

2)数据输入线和数据输出线；

3)部分控制线(Write Enable, Chip Select)；

4)地线和电源线。

上图显示SRAM 芯片，但不是下面的示意图SRAM 芯片。

下面是16K x 1-bit SRAM 芯片针脚功能示意图。

1) A0-A13 地址输入信号引脚；

2)/CS 芯片选择引脚，在实际系统中，必须有很多片SRAM 芯片，所以你需要选择哪一块SRAM 在芯片中写入或读取数据；

3)/WE 写入启用引脚，当SRAM 拿到地址后，需要知道操作是写入还是读取，/WE 就是告诉SRAM 要写入数据；

4) Vcc 是供电引脚；

5)Din 是数据输入引脚；

6)Dout 是数据输出引脚；

7)GND 是接地引脚；

8)Output Enable（OE），有的SRAM 芯片中也有这个引脚，但上图中没有。这个引脚和/WE 引脚的功能是相对的，它让SRAM 知道读取操作，而不是写入操作。

从Dout 引脚读取1bit 数据需要以下步骤：

1) 通过地址总线把要读取的bit 将地址传输到相应的读取地址引脚，这个时候/WE 引脚不应激活，因此SRAM 知道不应执行写入操作；

2)激活/CS，选择该SRAM 芯片；

3)激活/OE 引脚，让SRAM 知道是读取操作；

第三步之后，要读取的数据将从DOut 引脚传输到数据总线。

写入1bit 数据流程如下：

1) 通过地址总线确定要写信息的位置，确定/OE 未激活引脚；

2) 通过数据总线将要写入的数据传输到Din 引脚；

3)激活/CS 引脚，选择SRAM 芯片；

4)激活/WE 引脚，通知SRAM 知道要写入。

经过以上四个步骤，需要写入的数据已经放在需要写入的地方。

DRAM 芯片

DRAM 相对于SRAM 来说更加复杂，因为在DRAM 在存储数据的过程中，需要不断刷新存储的信息，这也是它们之间最大的区别。

让我们来看看DRAM 芯片针脚的作用。

最早、最简单、最重要的一个DRAM 芯片是Intel 在1979 年发布的2188 ，这款芯片是16Kx1 DRAM 18 线DIP 封装。

“16K x 1 部分意思告诉我们，这个芯片可以存储16384 个bit 数据，1可以在同一时期同时进行bit 读写操作。

从上图可以看出，DRAM 和SRAM 两者有明显的区别。

首先，你会看到地址引脚从144开始 根变为7 根，所以这个16K DRAM 如何完成同16？K SRAM 同样的工作呢？答案很简单，DRAM 通过DRAM 接口将地址分成两部分，然后利用两个连续的时钟周期传输地址数据，使用一半的针脚实现相同的目标SRAM 功能目的相同，这种技术被称为多路技术（multiplexing）。

那为什么要减少地址引脚呢？这样做有什么好处？

前面我们曾经介绍过，存储1bit 的数据SRAM 需要4～6 个晶体管，但是DRAM 仅仅需要1 个晶体管，所以容量相同SRAM 的体积比DRAM 至少4 倍。这样就意味着你没有足够空间安放同样数量的引脚（因为针脚并没有因此减少4 倍）。

　　当然为了安装同样数量的针脚，也可以把芯片的体积加大，但是这样就提高芯片的生产成本和功耗。

　　所以减少针脚数目也是必要的，对于现在的大容量DRAM 芯片，多路寻址技术已经是必不可少的了。

　　当然多路寻址技术也使得读写的过程更加复杂了，这样在设计的时候不仅仅DRAM 芯片更加复杂了，DRAM 接口也要更加复杂。

　　DRAM 芯片内部结构示意图如下：

　　　　

　　在上面的示意图中，你可以看到在DRAM 结构中相对于SRAM 多了两个部分：

　　1) 由/RAS (Row Address Strobe ：行地址脉冲选通器)引脚控制的行地址门闩线路（Row Address Latch）；

　　2) 由/CAS(Column Address Strobe ：列地址脉冲选通器)引脚控制的列地址门闩线路（Column Address Latch）。

　　DRAM 读取过程如下：

　　1) 通过地址总线将行地址传输到地址引脚；

　　2) /RAS 引脚被激活，这样行地址被传送到行地址门闩线路中；

　　3) 行地址解码器根据接收到的数据选择相应的行；

　　　　

　　4) /WE 引脚被确定不被激活，所以DRAM 知道它不会进行写入操作；

　　5) 列地址通过地址总线传输到地址引脚；

　　6) /CAS 引脚被激活，这样列地址被传送到行地址门闩线路中；

　　7) /CAS 引脚同样还具有/OE 引脚的功能，所以这个时候Dout 引脚知道需要向外输出数据；

　　　　

　　8) /RAS 和/CAS 都不被激活，这样就可以进行下一个周期的数据操作了。

　　DRAM 的写入的过程和读取过程是基本一样的，只要把第4 步改为/WE 引脚被激活就可以了。

DRAM 刷新

　　我们已经提到过，DRAM 同SRAM 最大的不同就是不能比较长久的保持数据，这项特性使得这种存储介质对于我们几乎没有任何的作用。但是DRAM 设计师利用刷新的技术使得DRAM 成为了现在对于我们最有用处的存储介质。

　　DRAM 内仅仅能保持其内存储的电荷非常短暂的时间，所以它需要在其内的电荷消失之前就进行刷新直到下次写入数据或者计算机断电才停止。

　　每次读写操作都能刷新DRAM 内的电荷，所以DRAM 就被设计为有规律的读取DRAM 内的内容。这样做有下面几个好处。

　　1) 仅仅使用/RAS 激活每一行就可以达到全部刷新的目的；

　　2) 用 DRAM 控制器来控制刷新，这样可以防止刷新操作干扰有规律的读写操作。

　　在文章的开始，曾经说过一般行的数目比列的数据少，原因就是：行越少用户刷新的时间就会越少。
ROM、RAM的区别：
ROM（只读存储器或者固化存储器）
RAM（随机存取存储器）
ROM和RAM指的都是半导体存储器，ROM是Read Only Memory的缩写，RAM是Random Access Memory的缩写。ROM在系统停止供电的时候仍然可以保持数据，而RAM通常都是在掉电之后就丢失数据，典型的RAM就是计算机的内存。

RAM有两大类，一种称为静态RAM（Static RAM/SRAM），SRAM速度非常快，是目前读写最快的存储设备了，但是它也非常昂贵，所以只在要求很苛刻的地方使用，譬如CPU的一级缓冲，二级缓 冲。另一种称为动态RAM（Dynamic RAM/DRAM），DRAM保留数据的时间很短，速度也比SRAM慢，不过它还是比任何的ROM都要快，但从价格上来说DRAM相比SRAM要便宜很 多，计算机内存就是DRAM的。

DRAM分为很多种，常见的主要有FPRAM/FastPage、EDORAM、SDRAM、DDR RAM、RDRAM、SGRAM以及WRAM等，这里介绍其中的一种DDR RAM。DDR RAM（Date-Rate RAM）也称作DDR SDRAM，这种改进型的RAM和SDRAM是基本一样的，不同之处在于它可以在一个时钟读写两次数据，这样就使得数据传输速度加倍了。这是目前电脑中用 得最多的内存，而且它有着成本优势，事实上击败了Intel的另外一种内存标准－Rambus DRAM。在很多高端的显卡上，也配备了高速DDR RAM来提高带宽，这可以大幅度提高3D加速卡的像素渲染能力。

ROM也有很多种，PROM是可编程的ROM，PROM和EPROM（可擦除可编程ROM）两者区别是，PROM是一次性的，也就是软件灌入后，就无法修 改了，这种是早期的产品，现在已经不可能使用了，而EPROM是通过紫外光的照射擦出原先的程序，是一种通用的存储器。另外一种EEPROM是通过电子擦 出，价格很高，写入时间很长，写入很慢。

举个例子，手机软件一般放在EEPROM中，我们打电话，有些最后拨打的号码，暂时是存在SRAM中的，不是马上写入通过记录（通话记录保存在EEPROM中），因为当时有很重要工作（通话）要做，如果写入，漫长的等待是让用户忍无可忍的。

FLASH存储器又称闪存，它结合了ROM和RAM的长处，不仅具备电子可擦出可编程（EEPROM）的性能，还不会断电丢失数据同时可以快速读取数据 （NVRAM的优势），U盘和MP3里用的就是这种存储器。在过去的20年里，嵌入式系统一直使用ROM（EPROM）作为它们的存储设备，然而近年来 Flash全面代替了ROM（EPROM）在嵌入式系统中的地位，用作存储Bootloader以及操作系统或者程序代码或者直接当硬盘使用（U盘）。

目前Flash主要有两种NOR Flash和NADN Flash。NOR Flash的读取和我们常见的SDRAM的读取是一样，用户可以直接运行装载在NOR FLASH里面的代码，这样可以减少SRAM的容量从而节约了成本。NAND Flash没有采取内存的随机读取技术，它的读取是以一次读取一快的形式来进行的，通常是一次读取512个字节，采用这种技术的Flash比较廉价。用户 不能直接运行NAND Flash上的代码，因此好多使用NAND Flash的开发板除了使用NAND Flah以外，还作上了一块小的NOR Flash来运行启动代码。

一般小容量的用NOR Flash，因为其读取速度快，多用来存储操作系统等重要信息，而大容量的用NAND FLASH，最常见的NAND FLASH应用是嵌入式系统采用的DOC（Disk On Chip）和我们通常用的“闪盘”，可以在线擦除。目前市面上的FLASH 主要来自Intel，AMD，Fujitsu和Toshiba，而生产NAND Flash的主要厂家有Samsung和Toshiba。


ROM和硬盘的区别（电脑硬盘不是ROM，BIOS存在ROM当中）：

只读内存（Read-Only Memory）就是ROM，它是一块单独的内部存储器，和随机内存RAM(即平时说的内存)相似，但是只能读取，用来存储和保存永久数据的。ROM数据不能随意更新，但是在任何时候都可以读取。即使是断电，ROM也能够保留数据。
往ROM中注入数据需要另外的编译器，PC上面是没有这个功能的。一般在ROM出厂前注入信息，没有特殊情况一般不会更改内容，也就是说通常是一辈子都是同样的内容。
在PC中容易误解的一点就是经常有人把ROM和HardDisk(硬盘)搞混淆，HardDisk是属于外部存储器，而ROM是内部存储器。样貌 也有很大差别，硬盘是一个立方体状的东西，而ROM更像一个扁平固定长条状的东西。硬盘可以轻易地改写内容，但是ROM不可以。而且硬盘的容量比ROM大 得多。
在PC中ROM内的内容有BIOS程序和机器码和出厂信息之类的东西。
而计算机的外部存储器中采用了类似磁带的装置的东东就叫磁盘。软盘、硬盘、U盘等都是磁盘的一种。

//

SRAM与DRAM真正区别

随着微电子技术的迅猛发展，SRAM 逐渐呈现出高集成度、快速及低功耗的发展趋势。在半导体存储器的发展中，静态存储器(SRAM)由于其广泛的应用成为其中不可或缺的重要一员。近年来SRAM在改善系统性能、提高芯片可靠性、降低成本等方面都起到了积极的作用。

下面EEworld就带你详细了解一下到底什么是SRAM。

在了解SRAM之前，有必要先说明一下RAM。

RAM主要的作用就是存储代码和数据供CPU在需要的时候调用。但是这些数据并不是像用袋子盛米那么简单，更像是图书馆中用书架摆放书籍一样，不但要放进去还要能够在需要的时候准确的调用出来，虽然都是书但是每本书是不同的。对于RAM等存储器来说也是一样的，虽然存储的都是代表0和1的代码，但是不同的组合就是不同的数据。

让我们重新回到书和书架上来，如果有一个书架上有10行和10列格子（每行和每列都有0-9的编号），有100本书要存放在里面，那么我们使用一个行的编号＋一个列的编号就能确定某一本书的位置。在RAM存储器中也是利用了相似的原理。

现在让我们回到RAM存储器上，对于RAM存储器而言数据总线是用来传入数据或者传出数据的。因为存储器中的存储空间是如果前面提到的存放图书的书架一样通过一定的规则定义的，所以我们可以通过这个规则来把数据存放到存储器上相应的位置，而进行这种定位的工作就要依靠地址总线来实现了。

对于CPU来说，RAM就像是一条长长的有很多空格的细线，每个空格都有一个唯一的地址与之相对应。如果CPU想要从RAM中调用数据，它首先需要给地址总线发送“编号”，请求搜索图书（数据），然后等待若干个时钟周期之后，数据总线就会把数据传输给CPU。看图更直观一些：

小圆点代表RAM中的存储空间，每一个都有一个唯一的地址线同它相连。当地址解码器接收到地址总线的指令：“我要这本书”（地址数据）之后，它会根据这个数据定位CPU想要调用的数据所在位置，然后数据总线就会把其中的数据传送到CPU。

下面该介绍一下今天的主角SRAM：

SRAM——“Static RAM（静态随机存储器）”的简称，所谓“静态”，是指这种存储器只要保持通电，里面储存的数据就可以恒常保持。这里与我们常见的DRAM动态随机存储器不同，具体来看看有哪些区别：

SRAM VS DRAM

SRAM不需要刷新电路即能保存它内部存储的数据。而DRAM（Dynamic Random Access Memory）每隔一段时间，要刷新充电一次，否则内部的数据即会消失。因此SRAM具有较高的性能，功耗较小。

此外，SRAM主要用于二级高速缓存（Level2 Cache）。它利用晶体管来存储数据。与DRAM相比，SRAM的速度快，但在相同面积中SRAM的容量要比其他类型的内存小。

但是SRAM也有它的缺点，集成度较低，相同容量的DRAM内存可以设计为较小的体积，但是SRAM却需要很大的体积。同样面积的硅片可以做出更大容量的DRAM，因此SRAM显得更贵。

还有，SRAM的速度快但昂贵，一般用小容量SRAM作为更高速CPU和较低速DRAM 之间的缓存。

总结一下：

SRAM成本比较高

DRAM成本较低（1个场效应管加一个电容）

SRAM存取速度比较快

DRAM存取速度较慢（电容充放电时间）

SRAM一般用在高速缓存中

DRAM一般用在内存条里

SRAM如何运作

刚才总结到了SRAM有着很特别的优点，你该好奇这家伙是怎样的运作过程？

一个SRAM单元通常由4-6只晶体管组成，当这个SRAM单元被赋予0或者1的状态之后，它会保持这个状态直到下次被赋予新的状态或者断电之后才会更改或者消失。SRAM的速度相对比较快，且比较省电，但是存储1bit的信息需要4-6只晶体管制造成本可想而知，但DRAM只要1只晶体管就可以实现。

连接一下SRAM的结构，比较出名的是6场效应管组成一个存储bit单元的结构：

M1-6表示6个晶体管，SRAM中的每一个bit存储由4个场效应管M1234构成两个交叉耦合的反相器中。一个SRAM基本单元有0、1 两个状态。

SRAM基本单元由两个CMOS反相器组成，两个反相器的输入输出交叉连接，即第一个反相器的输出连接第二个反相器的输入，第二个反相器的输出连接第一个反相器的输入。这实现了两个反相器输出状态的锁定、保存，即存储了一个位元的状态。

一般而言，每个基本单元的晶体管数量越少，其占用面积就会越小。由于硅晶圆生产成本相对固定，所以SRAM基本单元面积越小，在芯片上就可制造更多的位元存储，每个位元存储的成本就越低。

SRAM工作原理相对比较简单，我们先看写0和写1操作。

写0操作

写0的时候，首先将BL输入0电平，（～BL）输入1电平。

然后，相应的Word Line（WL）选通，则M5和M6将会被打开。

0电平输入到M1和M2的G极控制端

1电平输入到M3和M4的G极控制端

因为M2是P型管，高电平截止，低电平导通。而M1则相反，高电平导通，低电平截止。

所以在0电平的作用下，M1将截止，M2将打开。（～Q)点将会稳定在高电平。

同样，M3和M4的控制端将会输入高电平，因NP管不同，M3将会导通，而M4将会截止。Q点将会稳定在低电平0。

最后，关闭M5和M6，内部M1,M2,M3和M4处在稳定状态，一个bit为0的数据就被锁存住了。

此时，在外部VDD不断电的情况下，这个内容将会一直保持。

下面通过动画来观察一下写0的过程。

写1操作

这里不再重复，大家可以自己推演一下过程。这里仍然提供写1过程动画。

读操作

读操作相对比较简单，只需要预充BL和（~BL）到某一高电平，然后打开M5和M6，再通过差分放大器就能够读出其中锁存的内容。

SRAM行业发展趋势

随着处理器日趋强大，尺寸越发精巧。然而更加强大的处理器需要缓存进行相应的改进。与此同时每一个新的工艺节点让增加嵌入式缓存变得艰巨起来。SRAM的6晶体管架构(逻辑区通常包含4个晶体管/单元)意味着每平方厘米上的晶体管的数量将会非常多。这种极高的晶体管密度会造成很多问题，其中包括：

SER：软错误率;Processnode：工艺节点soft：软错误

更易出现软错误：工艺节点从130nm缩小到22nm后，软错误率预计将增加7倍。

更低的成品率：由于位单元随着晶体管密度的增加而缩小，SRAM区域更容易因工艺变化出现缺陷。这些缺陷将降低处理器芯片的总成品率。

更高的功耗：如果SRAM的位单元必需与逻辑位单元的大小相同，那么SRAM的晶体管就必须小于逻辑晶体管。较小的晶体管会导致泄露电流升高，从而增加待机功耗。

另一个技术发展趋势可穿戴电子产品的出现。对于智能手表、健身手环等可穿戴设备而言，尺寸和功耗是关键因素。由于电路板的空间有限，MCU必须做得很小，而且必须能够使用便携式电池提供的微小电量运行。

片上缓存难以满足上述要求。未来的可穿戴设备将会拥有更多功能。因此片上缓存将无法满足要求，对外置缓存的需求将会升高。在所有存储器选项中，SRAM最适合被用作外置缓存，因为它们的待机电流小于DRAM，存取速度高于DRAM和闪存。

AI 、5G渴望新内存材料的支持

对于所有类型的系统设计者来说，新兴存储技术都变得极为关键。AI和物联网IoT芯片开始将它们用作嵌入式存储器。大型系统已经在改变其架构，以采用新兴的存储器来替代当今的标准存储器技术。这种过渡将挑战行业，但将带来巨大的竞争优势。

今天，业界仍在寻找通用存储器，随着SoC工艺进步设计复杂度增加，嵌入式 SRAM也越来越多。在40nm SoC产品SRAM一般在20Mbits左右，当工艺发展到28nm时SRAM就增加到100Mbits。如果考虑AI产品，SRAM估计更多。如何更好的测试SRAM就成为量产测试的重中之重。这也是推理芯片的最佳方案，也是芯片设计者在设计中应该努力追求的目标。

为了应对这一市场变化，新兴存储器PB的发货量将比其它传统存储技术增长得更快，促使其营收增长到360亿美元。之所以会发生这种情况，很大程度上是因为这些新兴的存储器将占领当今主流技术（NOR闪存，SRAM和DRAM）的既有市场份额。新存储器将取代分立存储芯片和SoC中的嵌入式存储器：包括ASIC，微控制器，甚至是计算处理器中的缓存。

到2030年，3D XPoint存储器收入将飙升至超过250亿美元，这主要是因为该技术的售价低于它所取代的DRAM。这也解释了为什么离散MRAM / STT-MRAM芯片收入将增长到超过100亿美元，或者说是2019年MRAM收入的近300倍。此外，预计电阻RAM（ReRAM）和MRAM将竞争取代SoC中的大量嵌入式NOR和SRAM，从而推动更大规模的收入增长。

目前，尚不清楚哪种存储技术将成为这场战斗的赢家。相变存储器（PCM），ReRAM，铁电RAM（FRAM），MRAM和许多尚未成熟的技术，每种都有各自的竞争优势和劣势。目前处于竞争行列的有将近100家公司，这些公司包括芯片制造商、技术许可方、晶圆代工厂和工具和设备制造商，几乎覆盖了半导体供应链的每个环节。它们每家都有应对这一市场竞争和变化的方案以及规划。

如若某一天，某种通用存储器或杀手级存储器将能够同时替代SRAM，DRAM和闪存。在可预见的未来，虽然下一代存储技术仍然不能完全取代传统存储器，但它们可以结合存储器的传统优势来满足对利基市场的需求。

/