数字逻辑复习
时间:2023-01-08 13:30:00
数字逻辑复习
逻辑代数基础
符号
-
冗余定理(是的 A , A  ̄ , B , C A, \overline A, B, C A,A,B,C)
-
消去法: A A  ̄ B = A B A \overline AB = A B A AB=A B
-
最小项
- 任意两个最小乘积为0
- 最小项之和为1
- 任何逻辑函数都是由它变量的几个最小项构成可以表示为最小项之和的形式。
-
卡诺图:用几何相邻表示逻辑相邻
-
看看什么是逻辑图:最接近真实电路,不能操作和改变,逻辑关系不直观。
小结
- 数制:由基数和位权组成
- 码值:常用 BCD 码有 8421 码、2421 码、5421 码、余 3 码、余 3 其中,循环码 8421 码使用最广泛
- 简化的主要方法有公式化简法和图形化简法两种。
- 图形简化的变量不得超过六个
- 常用的逻辑函数表示方法:真值表、卡诺图、函数式、逻辑图和波形图
- 最简单的逻辑函数表达式
- 在最简单或类型的基础上,两次取反,最简单和非式
- 在反函数最简单或类型的基础上,取反,得到最简单或类型
- 在最简单或与式得的基础上,两次取反以得到最简或非式。
注意什么是数字逻辑反函数
门电路
实现基本逻辑操作和常用的复合逻辑操作的电子电路
- 高低电平:高(2.4 ~ 5V),低电平(0 ~ 0.8V)
- 普通开关:静态特性好,动态特性差
- 半导体开关:静态特性差,动态特性好
- 二极管0.5V开始导通,0.7V完全导通
- 二极管电容效应:结电容,扩散电容
三极管
- 集电极、基极、发射极
MOS管
-
N沟:打开电压2V
-
P沟:打开电压-2V
-
导通后 u o = 0 V u_o=0V
uo = 0V -
MOS管间电容:栅源电容,栅漏电容,漏源电容
-
噪声容限:0.3 V D D V_{DD} VDD, V D D : 3 V V_{DD}:3V VDD:3V~ 18 V 18V 18V
-
传送门:TG
-
三态门: E N ‾ = 1 , Y = Z \overline {EN} = 1, Y = Z EN=1,Y=Z; E N ‾ = 0 , Y = A ‾ . \overline {EN} = 0, Y = \overline A. EN=0,Y=A.
-
OOD(漏极开路门)
- 可以实现线与功能
- 输出端用导线连接可实现与运算
- Y = P 1 ⋅ P 2 = A B ‾ ⋅ C D ‾ Y = P_1\cdot P_2 = \overline{AB}\cdot \overline{CD} Y=P1⋅P2=AB⋅CD.
-
注意的问题:
- 输出端不能和电源、地短接。
- 多余的输入端不应悬空.
- 输入端外接电阻的大小不会引起输入电平的变化,因为输入端电阻极高,输入电流约为0,压降约为0.
TTL
-
TTL反相器门电路输出端不能接地的原因:输出短路电流 I O S I_{OS} IOS 可达 - 33 mA,将造成器件过热烧毁。
-
集电极开路门:OC门
-
OC 门必须外接负载电阻和电源才能正常工作。
-
输出三态门 (TSL):用作多路开关;用于信号双向传输;构成数据总线
小结
- 半导体二极管:是不可控的,利用其开关特性可构成二极管与门和或门。
- 半导体三极管:是一种用电流控制且具有放大特性的开关元件, 利用三极管的饱和导通与截止特性可构成 非门 和其它TTL 集成门电路。
- MOS管:是一种具有放大特性的由电压控制的开关元件,利用 N 沟道 MOS 管 和 P 沟道 MOS 管 可构成CMOS 反相器 和其它 CMOS 集成门电路。
- 特殊功能:三态门、OC门、OD门和传输门。
- TTL 100 kΩ接地或者悬空,是1;其他TTL, CMOS等情况都是0. CMOS 输入端不能悬空
组合逻辑电路
概述
- 逻辑功能特点:输出状态只取决于该时刻的输入状态,与原状态无关。
- 结构特点:输入输出没有反馈延迟电路;不含触发器,仅有门电路组成
- 组合逻辑电路功能表示方法:真值表、卡诺图、逻辑表达式、时间图
基本分析方法与设计方法
- 符合电路:判断输入信号极性是否相同的电路
- 检奇电路:检验输入中1的个数;奇数输出1,偶数输出0。
加法器
二进制
- 规则:加法“逢2进1”,减法“借2当1”.
- 补码运算规则:补码再求补码是原码;两数补码之和两数之和的补码。
半加器 (Half Adder)
- 函数式: S i = A i ⊕ B i S_i = A_i \oplus B_i Si=Ai⊕Bi; C i = A i B i C_i = A_iB_i Ci=AiBi
- 符号:HA, CO
全加器 (Full Adder)
- 注: S i = A i ⊕ B i ⊕ C i − 1 S_i = A_i \oplus B_i \oplus C_{i-1} Si=Ai⊕Bi⊕Ci−1
- 符号:FA, CO(CI)
加法器
- 串行进位加法器:电路简单,连接方便;速度低 4 t p d 4t_{pd} 4tpd.
- A = A 3 A 2 A 1 A 0 , B = B 3 B 2 B 1 B 0 A=A_3A_2A_1A_0, B=B_3B_2B_1B_0 A=A3A2A1A0,B=B3B2B1B0
- 超前进位加法器:速度快;电路比较复杂。
- C i = A i B i + ( A i + B i ) ∗ C i − 1 C_i = A_iB_i+(A_i+B_i)*C_{i-1} Ci=AiBi+(Ai+Bi)∗Ci−1
编码器
-
循环码又叫反射码,格雷码
-
二-十进制代码:又称为BCD码
-
常见的BCD码:8421码,余3码,2421(A)码,5211码,余3循环码, 5421
-
恒权代码:8421, 2421, 5211
-
变权码:余3码,余3循环码
-
编码器分类:二进制编码器,二-十进制编码器
-
编码器分类:
- 普通编码器
- 二进制编码器: I 0 I_0 I0 ~ I 7 I_7 I7 是一组互相排斥的输入变量,任何时刻只能有一个端输入有效信号
- 优先编码器
- 二进制优先编码器:允许几个信号同时输入,但是只对优先级别最高的进行编码。优先顺序: I 7 → I 0 I_7 \rightarrow I_0 I7→I0
- 普通编码器
译码器
- 2线-4线译码器,3线-8线译码器,4线-16线译码器
- 集成3线-8线译码器:74LS138, S 1 , S 2 , S 3 S_1,S_2,S_3 S1,S2,S3 都是1时才工作。即:
- S 1 = 0 S_1=0 S1=0 或 S ‾ 2 + S ‾ 3 = 1 \overline S_2+\overline S_3=1 S2+S3=1,禁止工作
- S ‾ 1 = 0 \overline S_1=0 S1=0 且 S ‾ 2 + S ‾ 3 = 0 \overline S_2+\overline S_3=0 S2+S3=0,正常工作
显示译码器
数据选择器和分配器
- 并行传送
- 在发送端和接收端不需要数据 并-串 或 串-并 转换装置
- 并-串转换:数据选择器;串-并转换:数据分配器
数据选择器
- 32选1数据选择器两种方法:
- 四片8选1 (74151) + 一片74LS139(双2线-4线译码器)
- 四片8选1 (74151) + 一片74LS153
数据分配器
奇偶检验器和数值比较器
- 可靠性代码
格雷码
-
又叫循环码
-
相邻代码间只有一位不同,且首尾相连。
-
电路每次状态的更新都只有一位码元变化,从而减少了计数错误。
-
G i = B i + 1 ⊕ B i G_i = B_{i+1} \oplus B_i Gi=Bi+1⊕Bi
奇偶校验码
- 两部分组成:传送的二进制信息+1位奇偶校验位
- 用0或1表示1的个数是奇数还是偶数;
- 输出是0:若1的个数是奇数称为奇校验,1的个数为偶数成为偶校验。
- n个变量进行异或运算,运算结果是1表示1的个数是奇数;反之是偶数。
- 奇偶校验电路:串联型(较慢);树形(较快)。
- 集成9位奇偶校验器:74180,74280