13级数字逻辑实验指导书.docx

13级数字逻辑实验指导书.docx

(16页)

本资源提供全文预览，点击全文预览即可进行全文预览，如果您喜欢下载文档，查找使用更方便哦！

14.9 积分

计算机科学系硬件教研室二号数学逻辑实验指导书O—三年九月实验一 实验目的1. 掌握TTL输入输出与非门、非门和边界或门之间的逻辑关系；2. 掌握组合逻辑电路的基木分析方法；3. 熟悉TTL小规模数字集成电路的外观、引脚和使用方法；4. 初步掌握“TDS使用数字系统综合实验平台和常规实验仪器。二、实验设备及设备1. 42输入非门74LS00 1片2?42输入或非门74LS28 1片3. 四二输入异或门74LS86 1片4. 四总线缓冲器74三态输出LS125 1片5. TDS-4数字系统综合实验平台 1台6. 万用表 三、实验内容1. 按图1」测试输入输出与非门、非门、异或门的逻辑关系；图1.1基本逻辑门2. 测试并分析下图1.2.逻辑电路的功能。F1F2四、 实验提乔1. 将被测装置插入实验台上的14芯插座，设备的引脚7和实验台的地面(GND)连接，引脚 14与实验台的 5V连接；2. 用实验台的电平开关输出作为被测设备的输入，拨动开关，改变设备的输入电平；3. 将被测设备的输出引脚与实验台上的电平指示灯连接起来，指示灯亮，表示输出电平为1，指示灯亮 灭灭表示0输出电平；4. 输入引脚和输出引脚的电压值用万用表的电压档测量。五、 实验报告要求1. 实验内容1的结果分别以真值表和电压值表的形式表示；2. 实验内容2的结果以真值表的形式表示，写出电路的逻辑函数并分析其功能。五、 实验报告要求1. 实验内容1的结果分别以真值表和电压值表的形式表示；2. 以真实值表的形式表示实验内容2的结果，写出电路的逻辑函数，并分析其功能。1.实验目的1. 掌握数据选择器的逻辑功能和使用方法；2. 掌握TTL应用中规模集成电路。二、实验设备及设备1. 3?8线译码器74LS138 1片2. 744-3线优先编码器LS148 1片3. 74双4选择1数据选择器LS153 1片4. TDS-2数字电路实验系统 1台5. 万用表或逻辑笔 三、实验内容1. 74LS逻辑功能138。使能输入端G】、G2A> G?b和编码输入端C。、C】、 C2.单独连接电平开关，翻译输出端Yo?丫7分别接LED指示灯。改变输入G1、G2A、G?b和C2、G、 G)观察和记录输出的电平Yo?Y?的状态；2. 8-3线优先编码器74LS逻辑功能148。使能端EI和信号输入端I。?切断电平开关， 编码输出端C??C()分别接LED指示灯。改变EI和1()~】观察观察并记录输出电平C2?C()状态；3.. 测试74LS4选1数据选择器在153中的逻辑功能。使能端G、数据选择端So S,和数据输 入端Do?D3分别连接电平开关，输出端Y连接LED指示灯。改变输入G、S° S|及D。?D3的电平，观 检查并记录输出Y的状态；SN74LS138NClC23：G1G2AG2BXCO 1SABCiNDc ?obl?2?3?4b5 ?6?7 ccYY-Y-YYY-Y-Y:14Y1〔13Y2:12Y311Y4:10Y5:9Y6?7Y7 515 Y01011VCC1213A014A115A21617GSE1EOGNDSN74LS148DC1C2GSEO 5 9 COSOAVCC4SIBG—u1OEDOICODI1C1 1C2 1C3Y1J YD24：D3丄8GNDc)四选一数据选择器 5SN74LS153Na) 3-8线译码器b) 8-3线优先编码器图2.数据选择器4. SN74LS153芯片集成了 2个山选一?而且2 选择输入端共享相同数据B、Ao图2?而且2 选择输入端共享相同数据B、Ao图2?2是SN74LS153的扩展 电路，分析推导出电路的逻辑二数，并说明工作原理。四、实验报告要求1. 74根据实验制作LS138、74LS148和74LS153的功能表;XI数据选择器 应用，测试2. 分析74LS138输入端G2A^ Gqb分析74的功能LS153输入端G功能；3. 写出三人多数表决器的设计过程，画出逻辑电路图，并以真值表的形式表示测试结果。图2.1 74LS153的应用实验三组合逻辑电路一、实验目的1. 掌握组合逻辑分析和设计的方法；2. 掌握TTL中型集成电路应川法。二、实验设备及设备1. 74双4选择1数据选择器LS153 1片2. 42输入非门74LS00 1片3. 四2输入界或门74LS86 2片4. TDS-2数字电路实验系统 1台5. 万用表或逻辑笔 三、实验内容1. SN74LS153芯片集成了 两个四选一数据选择器，两个数据选择器共享相同的数据选择 输入端B、Ao图3-1为运用SN74LS153设计的组合逻辑电路图测试电路，分析推导 电路的逻辑函数，并说明电路的功能。表3/ 8424码和循环码转换表 1-?^4『Hp n BA11 F十进制数8424 码循环码0000000001000100012001000113001100104010001105010101116011001017011101008100011009100111011010101111111011111012110010101311011011141110100115111110002. 按表3?1给出的8421码与循环码对应表，设计一个从8421码到循环码的转换电路 测试验证电路。1给出的8421码与循环码对应表，设计一个从8421码到循环码的转换电路 测试和验证电路。4.实验报告要求1. 给岀实验内容1的测试结果以及结果分析、推导过程;2. 给出完整的设计过程和电路测试结果。实验四触发器1，实验目的1. 掌握基本SR触发器，门控D触发器，D他发器和JK触发器的工作原理和使用方法。二、实验设备及设备1 .42输家是非门744LS00 1片2. 六反相器74LS04 1片3. 双D触发器74LS74 1片4. 双J-K触发器74LS73 1片5. TDS-2数字电路实验系统 1台5. 万用表或逻辑笔 三、实验内容1. 由非门74测试LS00构成的基本SR触发器的功能(图4-la)0输入R、接电平开关， 输出Q、Q端接LED指示灯改变反向、反向、§观察和记录电平Q、Q的值；2. 由非门74测试LS00和反相器74LS由04组成的门控D触发器功能(图。省略部分。省略部分。6V8 1 片2. GAL编程器系统 1套3. TDS-2数字电路实验系统 1台三、 实验内容1. 设计4位格雷码计数器。格雷码的编码规则规则，任何相邻的两个编码中只有1个二进 制位状态不同，表2给出了两组最常用的格雷码编码值。本实验只需要从上到上实现一个格雷码方案 选择两个方案中的一个。格雷码十进制格雷码表⑴格雷码⑵0000000001000101002001101103001000104011010105111010116101000117100000018110010019010010002. 四位可逆设计BCD计数器。四、 实验提示1) 逻辑函数首先根据功能要求设计，然后使用ABEL-HDL2)语言描述； 用ispExpert软件实现设计输入和编译的综合生成JEDEC类型文件；3) 用编程器将JEDEC文件写入GAL16V8装置，然后测试(川单脉冲)并记录。五、 实验报告要求1. 写出实验的功能表(或逻辑函数)和ABEL语言程序;2. 给出器件测试的实验步骤和实验记录。附录A常用实验器件引脚图1，42输入正与非门74LS005、双J?K74触发器(带清除端)LS73A1A1v 14Vcc1B2134B1Y3124A2A4114Y2B5103B2Y693A8 3YA —~XB^L>- YY = A^BGND 71CLK1v 141J1CLR131Q1K3121QVcc411GND2CLK5102K2CLR692Q2J782QJ 一CLK YK —XTR 92、六反向器74LS04J-K触发器真值表1A1D |4Vcc1Y2136A2A2Y3412116Y5AA — i Y3A5105YY = A3Y694AGND784Y输入输出CLR CLK J KQ QL X X XL HHILLQo QoH l L HL HH I H H翻转H H X XQo Qo6.双D止边触发器(带预置和清除端)74LS743、42输入正或非n 74LS281Y1v 14Vcc1A2134YIB3124B2Y4114A2A5103Y2B693BGND783A1CLR1 、J 14VccID2132CLR1CLK3122D1PR4112CLKIQ5102PRIQ692QGND782QD — 一 QCLK T 二■etR fD触发器真值表4、42输入异常或4n 74LS86IA1v 14VccIB2134B1Y3124A2A4114Y2B5103B2Y693AGND783Y输入输出PR CLR CLK DQ QH H H L H L H H H L L H L f X X X X L H X X XP L H H L H P H L H H L7.三态输出的四总线缓冲器74LS12510，双4:1线数据选择器/多路开关74LS1531G1D 16Vcc1A152GIB3142A1Y04132B1Y15122Y01Y26112YI1Y37102Y2GND892Y选择输入数据输入输出GB ADO DI D2 D3YHX XX X X XLLL LL X X XLLL LH X X XHLL HX L X XLLL HX H X XHLH LX X L XLLH LX X H XHLH HX X X LLLH HX X X HH1C1D 14Vcc1G1D 16Vcc1A2134CB2152GA ―>— Y1Y3124A1D3314A2C4114Y1D24132D32A5103CY=A1D15122D22Y693AC禁止高时输出1D06112D1GND783Y1Y7102D0GND892Y8.双2:4线译码器/分配器74LS139真值表4金输出GB AY0 Y1 Y2 Y3HX XH H H HLL LL H H HLL HH L H HLH LH H L HLH HH H H L11制计数器同步74LS162Clear1D |6VccClock215CarryA314QaB413Qbc512QcD 6 11 Qd9、GAL16V8Enable P 7GND 810 Enable T9 LoadI/CLK1D 20VccI219I/O/QI318I/O/QI417I/O/Q1516I/O/QI615I/O/Q1714I/O/QI813I/O/Q1912I/O/QGND1011I/OE(I) Clock计数时钟，上升沿计数。⑵Clear低电平同步清除有效。⑵Clear低电平同步清除有效。⑶Lo“d低电平同步预置无效。⑷D、C、B. A数抓预置端，D为最高位。⑸Qd、Q(、Qd、Qa计数输出，Qd为最高位。⑹Carry为进位输出，高电平有效Qa 相等。(7)Enable T和Enable P为高时,允许计数， Enable T为低时，禁止Carry输出。 关 键 词： 13 实验 数字逻辑 指导

 天天文库所有资源均是用户自行上传分享，仅供网友学习交流，未经上传用户书面授权，请勿作他用。