IBM 能靠 2nm 芯片翻身吗？
时间：2023-01-09 19:30:00
作者 | 马超 责编 |欧阳姝黎
头图 | 从视觉中国下载
出品 | CSDN（ID：CSDNnews）
5 月 6 日晚间，IBM 在全球科技企业工艺大战中，率先突破 3nm 成功推出了极限全球首次采用 2nm 工艺的芯片，虽然这只是实验性质的预研项目，但根据 IBM 这个材料 2nm 芯片每平方毫米可容纳 3.33 亿个晶体管，而作为对比目前最先进的台积电 5nm 每平方毫米工艺最多可容纳 1.713 三星有十亿晶体管 5nm 每平方毫米最多只能容纳 1.27 十亿晶体管。
付费下载自视觉中国
IBM 这次最大的突破性进展将是 GAAFET 工艺样品带给公众，本文后面也会介绍 GAAFET 将是硅基半导体突破 FinFET 工艺 5nm 极限关键技术。本次 IBM 的 GAAFET 采用了 75nm 单元高度，40nm 单纳米片的单元宽度和高度为 5nm，彼此之间的间隔 5nm。栅极间距为 44nm，栅极长度为 12nm，其底部采用介电隔离通道、内部的间隔器采用第二代干式工艺的开创性方案。
同时 IBM 该芯片的性能指标也正式公布，其中与当前主流相比 7nm 与芯片相比，该芯片的性能有望提高 能耗降低45% 75%。而与 5nm 芯片相比，2nm 芯片体积小，速度快。说实话，我很高兴看到这里，因为和 7nm 苹果的经典之作 A12 相比，5nm 的苹果 M1 性能提升近 100%的能耗也很低 也就是说，50%这款 2nm 的 GAAFET 苹果没有形成芯片 M1 的碾压效果，可见 7nm 以下工艺改进的效益并不明显，这也为我国半导体产业提供了追赶的良好机遇。
当然，我们自己也有好消息，4 月 15 我国自主超分辨光刻设备开发项目已通过验收，该光刻机具有 365nm 光源波长，单曝最高线宽分辨率达到 22nm，虽然严格来说，这不是一个 EUV 光刻机，但利用精刀刻细线，即多曝光技术，未来应该能够制造这种光刻机 10nm 的芯片，只要能进入 10nm 所以我们和西方的先进技术不会有代际差异。
为什么是工艺？
上世纪 40 美国发起的曼哈顿计划不仅给人类带来了原子弹，也给我们带来了计算机，IT 到目前为止，该行业已经形成了数十万亿美元的巨大产业IT行业的明珠是芯片，所以芯片行业的皇冠是晶圆制造，晶圆制造的关键在于制造。
在这里，我们将在上个世纪普及工艺的相关概念 60 20世纪90年代，仙童半导体创始人之一摩尔在《电子学》杂志上发表论文，提出摩尔定律仍有很大影响。当价格保持不变时，集成电路集成电路上可容纳的部件数量每隔一年就会翻一番，这实际上意味着原件的密度会继续增加，也就是说，部件之间的间继续减少，芯片中不同元件的距离是工艺，所以摩尔定律也可以称为工艺定律。
在不断缩小芯片中晶体管之间的距离后，晶体管之间的电容会更低，晶体管的开关频率也会更高。由于晶体管在切换高低电时的动态功率与电容成正比，低工艺芯片不仅可以快速，而且可以节省更多的电力和节能。同时，体积越小，晶体管的导电压越低，动态功耗与电压平方成反比，单位面积的能效比也会提高。
在 10nm 在工艺之前，提升工艺几乎是提高芯片性能的代名词，比如 10nm 骁龙 835 体积比 14nm 骁龙 820 还要小了 35%，整体功耗降低 40%，性能大幅上升 27%。因此，我们可以看到芯片最大的宣传点往往是它的工艺。
芯片的三个时代
就像前面说的，这次 IBM 的 2nm 芯片的关键突破在于给予 IT 界带来了真正意义上的 GAAFET 样片，在 GAA 半导体的制造过程主要包括 MOS 和 FinFET 两个重要时代：
MOS 时代：在上世纪 50 贝尔实验室于20世纪末开发 MOS 金属氧化物半导体场效应晶体管 MOS 计算机电子管时代正式结束。 MOS 大规模晶体管集成电路可通过氧化、光刻等一系列工艺生产出晶体管平面工艺，这就是我们目前芯片的原型。然而，随着元件密度的增加，MOS 管制程限制的缺点也显现出来。
FinFET 时代：由于 MOS 虽然不完美，但其工艺也存在 20nm 行业一直在探索半导体制造技术的前进方向，但是 MOS 管道始终保持着强大的生命力，IT 行业一直在探索 2000 加州大学伯克利分校学伯克利分校找到了一年 FinFET 的方式，当时胡正明教授发表了题目《FinFET-a self-aligned double-gate MOSFET scalable to 20 nm》论文中提出了一种名称 即鳍式场效应晶体管 FinFET 顾名思义，晶体管结构 FinFET 的结构形状类似于鱼鳍。
FinFET 芯片工艺突破 20nm 关键关键节点是促进当代工艺进一步缩小的关键技术。
未来的 GAAFET 时代：GAA 也就是 Gate-All-Around，是由 Imec 提出的。GAA 技术特点是实现栅极与沟的四面包裹，源极与漏极不再与基底接触，而是利用线性或平板、片状等多个源极与漏极横向垂直于栅极分布 MOSFET 基本结构和功能。这种设计在很大程度上解决了栅极间距减小带来的各种问题，包括电容效应，也可以突破目前的问题 5nm 但而，从目前开始，工艺限制 IBM 2nm 从芯片的角度来看，这项技术离正式商业化还有很长的路要走，即使有突破 5nm，也很难对于 FinFET 结构芯片具有代差优势。
AI 优化-英特尔和 ARM 都在赌注的方向
在混乱的过程纠纷背后，我们还需要仔细观察其他半导体巨头的发展方向，英特尔最强大的第三代和安谋最近推出 ARM v9 似乎所有的大动作都留给了专门为优化矩阵操作而设计的 SIMD 技术。
看见帕特·基辛格正式回归英特尔后，最新的最强三代推出 Ice Lake-SP 并推出了芯片 AVX-512 与 VNNI 两种 AI 不久前，操作加速技术 ARM v9 上的 SVE2.本质上，它们都属于 SIMD 技术，而 SIMD 从芯片流水线技术开始，我们知道 CPU 每一个动作都需要通过晶体振荡来触发和加法 ADD 以指令为例，要完成执行指令，需要取指令、译码、操作数量、执行和操作结果，每一步都需要晶体冲击才能推进，所以在装配线技术出现之前至少需要执行指令 5 到 6 只能完成次晶体冲击周期。
芯片设计师参照工厂流水线机制，提出了指令流水线的想法，以缩短指令执行的晶体震荡周期。由于取指、译码等模块实际上是独立于芯片内部的，可以同时并发执行，所以只要同时执行多个指令的不同步骤，如指令 1 取指，指令 2 译码，指令 3 取操作数等，可以大大提高 CPU 执行效率：
以上流水线为例 ，在 T5 时间前，以每周期一条的速度不断建立指令流水线 T5 时代过后，每个冲击周期都可以有一个指令来取得结果。平均来说，每个指令只需要一个冲击周期就可以完成。这种装配线设计得到了很大的改进 CPU 运算速度。
SIMD（Single Instruction Multiple Data)也就是说，单指令多数据流技术实际上是一种数据流水线技术。我们知道 AI 以深度神经网络为例，神经元可以抽象为输入数据乘以权重，表示信号强度乘积加总，再由 ReLU、Sigmoid 应用激活函数调整的本质是将输入数据乘以权重矩阵，并输入激活函数。对于三个输入数据和两个完全连接神经元的单层神经网络，权重需要乘以六次，并得到两组乘积之和。这实际上是矩阵乘法操作。这实际上是矩阵乘法操作。操作数通常只表示矩阵中的一个元素，这也使传统 CPU 矩阵操作效率很低。
而英特尔的 VNNI（Vector Neural Network Intruction)和ARMv9的SVE都是支持变长输入的指令集。
读者可以简单地理解，该技术可以在一个周期内获得指令所需的所有操作数，读取操作数可以变长，从而大大提高矩阵操作的效率。
目前 ARMv9 芯片尚未发布，强三代处理器已推出一段时间。从作者了解到的情况来看，它可以变长 VNNI 当腾讯应用时，它可以使用 2D 转 3D 提高建模速度 4.24 这意味着原来是基于 3D 不需要人脸建模慢的各种优化、缓存和预处理，在大多数场景中，腾讯可以为游戏玩家提供所见即所得 3D 头像。
总之，我们这次的好消息是 GAAFET 并没有强到能与现有 FinFET 艺拉开代差的地步，同时我们也要清醒认识到半导体领域更具有基础科学的属性，只能结硬寨，打硬仗，没有捷径可言。
本文仅代表作者观点，不代表 CSDN 的观点或立场，CSDN 仅提供信息发布平台。
马超，CSDN博客专家，阿里云MVP、华为云MVP，华为2020年技术社区开发者之星
☞拼多多否认对极兔快递“政策倾斜”；86版西游记“红孩儿”成中科院博士；AirTag遭破解 | 极客头条
☞从头开发一个 RPC 是种怎样的体验？
