目录

计算机组成与系统

1.计算机数据

ASCII码值大小排列：

二进制转八进制或十六进制：

原码反码补码移码

运算浮点数

中央处理器（cpu）

指令系统

3.寻址方式

指示集体系结构

计算机系统结构分类Flynn

处理机

局部性原理

流水线

存储系统结构

地址映射

替换算法

总线

输入输出技术

安全性、可靠性、系统性能评价

安全威胁

加密技术

认证技术

可靠性(串并联)

性能测评

软件可靠性、可用性、可维护性

---

计算机组成与系统

1.计算机数据

ASCII码值大小排列：

a-z>A-Z>0-9>标识符

z是小写字母中最大的，a最小

Z是大写字母中最大的，A最小

在0到9中 9最大，0最小

二进制转八进制或十六进制：

三组转八进制，四组转十六进制小数点不占位置

原码反码补码移码

a.转换

正数原码反码补码相同

反码：符号位不变，其余位置反向

补码：反码加一

移码：补码符号位取反，其余位置不变

b.数值范围

n一般为8

原码：-127~127 反码：-127~127

补码：-128~127 移码：-128~127

运算浮点数

N=2^E*F

E为阶码、F尾数，2为基数

当不同指数的浮点数相加时，低阶转为高阶

中央处理器（cpu）

cpu=运算器 控制器 寄存器

1.寄存器：

cpu读写最快，不需要IO数量有限

专用寄存器：运算器和控制器中的寄存器

通用寄存器：程序员规定其用途

段寄存器、状态和控制寄存器、指令寄存器

2.运算器：alu ac psw

是逻辑单元alu

程序状态寄存器：存储状态信息（条件码）、控制信息（允许中断和跟踪标志）

累加器ac：存储操作数和运算结果的寄存器

3.控制器：pc ir 指令编译器

程序计数器pc：存储下一个指令的地址，按顺序执行，并自动添加

指令寄存器ir：正在执行的操作码、当前指令、地址码

指令译码器：操作码解码

指令系统

1.指令格式

操作码：加减

地址码(操作数):数据源和指令执行结果的地址

2.执行方式：

顺序执行：pc搜索(按指令长度增加)

非顺序无条件转移令、非顺序执行条件转移指令

3.寻址方式

概念：对指令中的地址字段进行解释，以获得操作数的方法或获得程序转移地址的方法

立即寻址：操作数包含在指令中

直接寻址：cpu寻址、操作数放在内存单元中，指令给出存储单元地址

寄存器寻址：操作数放在某一寄存器中，指令给出存放操作数的寄存器名

寄存器间接寻址：操作数放在内存单元，存储单元地址所在的某个寄存器中

间接寻址：指令中给出操作数地址的地址

相对寻址：指令地址码给出一个偏移量，操作数等于指令的地址加上偏移量

隐含寻址、间接寻寄存器寻址等

指令集体系结构

按暂存机制分类：

堆栈、累加器、寄存器组

寄存器最灵活可以保存变量 堆栈保护断点和现场最有效

计算机体系结构分类Flynn

依据指令和数据流

单指令SI 多指令MI 单数据流SD 多数据流MD

不能实现的：MISD多指令单数据流

CISC和RISC

复杂CISC:多种指令，寻址方式多，微码控制

精简RISC:硬布线，指令单调，寻址方式少，增加了通用寄存器，流水线

处理机

阵列处理机

并行处理机

SIMD:共享存储器和分布式存储器

MIMD

多处理机

局部性原理

时间局部性：程序中的某条指令一旦被执行、不久的将来也可能被执行

空间局部性：一旦访问了某个存储单元、在不久的将来、附近的存储单元也有可能被访问

流水线

指令执行：取值-分析-执行

流水线周期：执行时间最长的一段

a.执行时间：

理论：1条指令完成时间+（指令条数-1）x流水线周期

实际：（一个完整指令的步骤数+（指令条数-1)*流水线周期

b.吞吐率（单位时间内流水线所完成的任务数量）

TP=指令条数/流水线执行实际

最大吞吐率：流水线周期的倒数

c.加速比（使用流水线所用的时间与使用流水线所用的时间之比）

计算：不使用流水线的执行时间/使用流水线执行时间

d.效率（设备利用率）

计算：n个任务占用的时空区/k个流水段的总的时空区

所用面积/总面积

所有步骤花费时间相等的指令执行的效率最高

存储器体系结构

1.按存储器所处位置分类

cpu：通用寄存器组

cache：cpu内的高速缓存，cpu外的

内存（主存）：主板上

外存（辅存）：（联机）磁盘存储器、脱产光盘、光盘存储器

容量越小速度越快

a.cache（分为三个级别，从第一层依次访问）

功能：提高cpu输入输出速率、突破冯诺依曼瓶颈（带宽限制）

命中率计算：

h：对cache的访问命中率

t1：cache的周期时间

t2：主存储器周期时间

t3：使用“cache+主存储器”的系统的平均周期

(1-h)又称为失效率(未命中率)

t3=h*t1+(1-h)*t2

注：CPU会在cache中寻找它需要的数据，如果不能找到，CPU就将前往内存中寻找，而chche的访问命中率就是CPU需要的数据在cache中被找到的比例，未能找到的数据CPU将前往内存中进行再次寻找

地址映射

cache与主存的地址映射是由硬件自动完成的、

内存与cache地址映射的三种方式：

直接映像：cache的区号与内存的区号一一对应

全相连映像：cache的一个块号可以对应多个内存的块号，内存的一个块号也可以对应cache的多个块号

组相连映像：两种方式相结合的方法

全是计算机硬件自动完成的

替换算法

目的是使cache获得尽可能高的命中率

四种：随机替换算法、先进先出算法、近期最少使用算法、优化替换算法

地址映像方法：直接映像、全相联映像、组相联映像。

①直接映像：指主存的块与Cache块的对应关系是固定的。优点是地址变换简单，缺点是灵活性差、Cache块冲突率高。

②全相联映像：允许主存的任一块可以调入Cache存储器的任何一个块的空间中。优点是Cache块冲突率低、灵活性好，缺点是访问速度慢、地址变换较复杂、成本太高。

③组相联映像：是前两种方式的折衷方案，即组采用直接映像方式、块采用全相联映像方式。

b.内存（主存）：

分类：

RAM:读/写存储器、随机存取存储器、断电后所有数据都清除

分为静态的SRAM和动态DRAM

SRAM：速度快、价格贵、作为高速缓冲存储器cache、将每个位存储在一个双隐态的存储器单元中

DRAM:作为主存及图形系统的帧缓冲区、将每个位存储为对一个电容的充电、

需要周期性刷新充电以保持信息

ROM:只读存储器、断电后仍能存储信息、数据不能改变

PROM:可编程的只读存储器，一次性写入不能修改

EPROM:可擦除可编程的只读存储器，写入后可修改，用紫外线擦除后特殊电子设备写入

EEPROM:电擦除可编程只读存储器，电擦除

（闪存）闪存存储器：擦除速度快于EPROM

编址：

概念：把许多块芯片组成相应的存储器

储存计算：

存储单元数量等于大的内存地址减去小的内存地址再加上一；

K=1024，存储单元数量除以1024

内存单位换算

TB>GB>MB>KB>byte>bits

1 byte (B 字节) = 8 bits (b 比特位，0或1)

1 KB = 1024 (2^10) byte

1MB = 1024 KB

1GB = 1024 MB

1TB = 1024 GB

c.外存（辅存）

磁盘、磁带、光盘，存储不参加运行的大量信息

磁盘容量

 

磁道数=（外直径-内直径）/2x磁道密度

d.虚拟存储器

cpu在给出需要访问的内存地址时，给出的并不是真正的物理地址，而是物理地址的抽象

由主存-辅存两级存储器组成

2.按构成材料分

磁存储器、半导体存储器（双极和MOS）、光存储器

3.按访问方式分类

按地址访问存储器

按内容访问存储器

相联存储器：把数据或数据的某一部分作为关键字，按顺序写入信息，读出时并行的将该关键字与存储器中的每一单元进行比较，找出存储器中所有关键字相同的数据字，特别适合于信息的检索和更新。

4.按寻址方式分类

随机存储器RAM

顺序存储器SAM

直接存储器DAM

总线

计算机设备和设备之间传输信息的公共数据通道

根据位置不同分为

内部总线、系统总线、外部总线

系统总线分为：

数据总线DB：传输数据信息，双向的，宽度决定了cpu和计算机其他设备间每次交换数据的位数

地址总线AB：传输cpu发送的地址信息，单向的，指明内存单元或I/O设备，宽带决定了最大寻址能力

控制总线CB：传送控制信息、时许信息和状态信息，双向线表示

输入输出技术

1.直接程序控制

cpu控制、cpu必须等待I/O系统完成数据的传输任务，性能下降

无条件传送：外设无条件随时接收cpu发来的数据

程序查询方式：通过cpu执行程序查询外设状态

2.中断方式

cpu无需等提高效率、不必查询I/O状态

可以抽身处理其他任务

系统准备好后发出中断请求信号通知cpu

3.直接存储器存取方式DMA

无需cpu控制\CPU效率显著提高

内存和外设间直接成块传送

只需要CPU在过程开始时启动、在过程结束时处理

4.输入/输出处理机IOP（通道）

分担cpu的一部分功能，对外设的统一管理，完成数据传输

增加了更多硬件

安全性、可靠性、系统性能测评

安全性

安全威胁

机密性、完整性、可用性、合法性造成危害

故意（黑客渗透）

偶然（信息错发）

加密技术

数据加密：加密算法+加密密钥=>密文

数据解密：解密算法+解密密钥=>明文

对称加密（私人密钥加密）

DES、AES

非对称加密（公开密钥加密）

需要公钥和私钥

加密：公钥加密私钥解开

认证：私钥加密公钥解开

加密解密用不同的密钥所以是非对称性加密算法

 

私钥用户保留，公钥交给CA（权威认证机构）中心签名产生证书

认证技术

账户/口令认证、摘要算法认证、PKI认证

PKI：遵循既定标准的密钥管理平台

加密、数字签名、数据完整性机制、数字信封

信息摘要：数字指纹

hash函数：输入长度不固定的字符串，返回长度固定的字符串

数字签名:使用发送方的密钥对，发送方用自己的私钥加密，接收方用发送方的公钥解密

数字加密：发送者用接收者的公钥加密，接收者用自己的私钥解开

SSL协议、数字时间戳技术

对称加密算法：DES,RC-5,IDEA,AES

非对称加密算法：RSA

可靠性（串并联）

可靠性指从它开始运行到某段时间内能正常运行的概率

可靠性：R 失效率：λ

串联：可靠性相乘、失效率相加

R=R1XR2X...XRN

λ=λ1+λ2+...+λN

并联：

R=1-(1-R1)X(1-R2)X...X(1-RN)

失效率=

 

校验码（差错控制）

码距：d任意两个码兹间最小距离

检错e与纠错t：d>=e+1;d>=2t+1

a.循环校验码（CRC）

信息码+校验码 编码使用模二运算（不计其进位）

从前往后

b.奇偶校验码

可以检错、不可纠错

1的个数为奇数或偶数个

它可以检测代码中奇数位出错的编码，但不能发现偶数位出错的情况

c.海明校验码HC

可以纠错和检错

数据位：n位，校验位：k位，则2^k - 1 ≥ n + k。

性能测评

时钟频率、指令执行速度、等效指令速度法、数据处理速率PDR

基准测试程序

软件可靠性、可用性、可维护性

可靠性：系统对于给定的时间间隔内、在给定条件下无失效运作的概率

可用性：给定时间点上，一个软件系统能够按照规格说明正确运行的概率

可维护性：给定的使用条件下，在规定的时间间隔内，使用规定的过程和资源完成维护活动的概率