信号完整性（SI）电源完整性（PI）学习笔记（三十）电源分配网路（二）

电源分配网(2)

1.不同的产品对电源分配网络有不同的要求
电源分配网络设计中产生混乱的主要原因是将一种产品的电源分配网络设计特征盲目的移植到其他产品的电源分配网络设计中。
性价比最好的设计是优化全频带各部件的整体生态。各种应用和电路板的约束意味着不可能有一种适合所有电源分配网络设计的通用方法。
每一种设计都是定制设计。

2.虽然电源分配网络互连是一个复杂的结构，但它可以在频域中分为五个简单的区域。根据各部件影响的频率范围。

最高频率的阻抗取决于片上的电容器。这种容性阻抗是芯片的芯片GHz上述出版物带的电源分配网络的唯一特点是通常具有最低电路电感。只有电源分配网络的所有部件中的电容在最高频率下才能提供最低阻抗。任何芯片与电路板之间的接口都有一些寄生电感。这通常取决于从封装到电源/地平面连接的扩散电感。

3.包装中的电源分配网络互连通常表现为感性。这意味着它们在高频时表现为高阻路径。即使电路板设计为短路阻抗，芯片也必须通过芯片连接和包装连接电感，芯片看到的阻抗主要由这些电感决定。

4.包装中电源分配网络的等效串联电感将始终限制芯片向板级电源分配网络的最高频率，这将是板级电源分配网络设计的高频限制。这意味着，一旦超过包装电感的最高频率，芯片看到的电源分配网络阻抗将由芯片上的电容器和包装内的电容决定。
板级电源分配网络的设计频率约为100kHz到100MHz，这是电路板平面和各层陶瓷贴片电容器（MLCC）发挥作用的频率范围。

5.稳压模块（VRM）它决定了电源分配网络的低频阻抗。所有稳压模块都有输出阻抗曲线，无论稳压器的类型如何。

频率从1KHz开始到4左右KHz为止，约4KHz稳压模块的输出阻抗完全由无源电容器决定，有源稳压器根本不起作用。
大多数稳压模块的输出阻抗从直流到1KHz范围很低。当超过1时KHz与稳压器相连的体电容器会降低阻抗。

6.电路板上所需的电解电容器或钽电容器的总容量可计电路板上所需的电解电容器或钽电容器的总容量。
选择地电容量应使输出阻抗为1KHz时间小于目标阻抗值。所需的最小体电容由以下公式计算：

7.在采用SPICE在正确确定实际容值时，必须考虑模块稳压的有效电感与电容器电容器的相互作用。
低频稳压模块可以轻松使用带电压源的简单模块RL模型近似。

为了保持输出阻抗低于目标阻抗，给出了稳压模块和体去耦电容器的等效电路模型。
使用SPICE模拟阻抗的秘诀是创建一个SPICE可作为阻抗分析仪使用的子电路。SPICE实现恒定交流电源中的一个单独元件。输出具有恒定范围电流的正弦波电流。频域模拟频率决定了电流源的频率。

任何电路模型的阻抗都可以通过这个电路模拟得到。事实上，模拟是电流源两端的电压，但在值上等于外部电路的阻抗值。也可用于稳压模块中双电容器模型的阻抗曲线SPICE获得阻抗分析仪。

8.电影上的去耦电容器决定了电源分配网络阻抗的最高频率。电影上的电容器有三个原因：
(1)电源与地轨金属层之间的电容；
(2)所有p管/n管道的栅极电容；
(3)以及各种寄生电容器。
其中，最大的部件来自分布在片上的栅极电容器。
如果芯片上网的利用率更高，片上的电容也会更大。

高频时片上电容为电源分配网络提供了低阻抗。利用这种机制实现了所有高频去耦。

9.芯片焊盘与电路板焊盘之间串联在电源/地分配路径中的封装引脚电路电感。串联电感分为阻抗障碍或屏障。其阻抗可表达为以下公式：

(1)通常，低成本的引脚包装或基于密封引脚框架或基于双层印刷电路板的包装；
(2)专用电源/地平面通常用于多层(至少四层)球栅阵列包装。每个电源/地平面对的电路电感可以减少到不到1nH，这个下限通常是50mil焊球加相连封装过孔造成。
(3)在小包装中，可能只有少数电源/地平面。

由于封装电感与片上电容器的相互作用，会有很大的并联谐振阻抗峰，在很多情况下，这个峰可以通过封装中的去耦电容器来抑制。
为了确定板级电源分配网络的设计目标，首先可以确定封装引脚、过孔和扩散电感的阻抗开始超过目标阻抗的频率点，这是板级阻抗对芯片的高频上限频率。

10.最高有效频率与目标阻抗的关系对应于封装引脚电感

一般情况下，板级阻抗的有效频率限制在100MHz以下是板级电源分配网络的设计目标，除非有其他负面支持信息，通常设定为不超过100MHz频率的原因。包装引脚电感器也可用作过滤器，以防止高频噪声从芯片上的电源分配网络到电路板。

11.目标阻抗为10mΩ封装引脚电感L0.1nH的实例，在100MHz频率处其噪声抑制约为0.1或-20dB。这意味着电路板上不到10%的噪耦合到电路板上。封装引脚电感越高，板上的电压噪声越小。这就是为什么即使频率超过100MHz，从芯片到板级电源分配网络的噪声仍然很小。