PCIe 均衡技术介绍（概要）
时间：2022-10-16 19:00:01
??点击查看选择 PCIe 系列文章??
??点击进入芯片设计验证社区查看更多精彩内容??
???声明：
- ?? 作者主页：【MangoPapa的CSDN主页】。
- ?? 本文首发于CSDN，请注明转载或引用的来源 https://mangopapa.blog.csdn.net/article/details/124538348。
- ?? 本文的目的是非盈利性质 个人学习记录 及 知识分享。由于个人能力有限，协议解释可能不正确。如果您参考本文进行产品设计或其他事项并造成不良后果，我不承担相关法律责任。
- ?? 本文使用的图片或相关引用侵犯了您的合法权益，请联系我删除。
- ?? 欢迎指出文章的错误，欢迎与我交流 ~
- ?? 邮箱：mangopapa@yeah.net
引言
??近期学习了 PCIe 平衡相关事项，查阅无数文件。闲着，整理一下，供个人随时查阅，也供他人参考。PCIe 平衡系列文章分为 3 篇：
- PCIe 均衡技术介绍(总结) ，简要介绍平衡概念、信号补偿技术和平衡系数协商过程，初步了解 PCIe 平衡可以读这篇文章。
- PCIe 均衡技术介绍(电气物理) ，从电气物理层面介绍均衡器相关技术细节及均衡参数测量评估方法，想要深究 PCIe 本文可以阅读平衡底层原理。
- PCIe 均衡技术介绍(逻辑物理)，从逻辑物理层面介绍平衡系数协商的过程和与平衡相关的协议标准，想深入学习 PCIe 本文可参考均衡系数协商过程。
??已包含本系列 PCIe 2.5 GT/s、5 GT/s、8 GT/s、16 GT/s、32 GT/s 相关均衡介绍尚未整理 64 GT/s 相关平衡的介绍还没有整理出接收端压力眼图的测试部分。本文的技术水平和能源投入有限。可以想象，这篇文章有很多错误。我希望读者能指出，谢谢！
??点击获取完整性 pdf 文档 ?? https://mp.weixin.qq.com/s/8RmTb-gsLntUllteeKE6-g
文章目录
- 引言
- 1. PCIe 均衡技术介绍(总结)
-
- 1.1 信号平衡的概念和意义
- 1.2 信号补偿技术
- 1.3 协商均衡系数
-
- 1.3.1 Phase 0
- 1.3.2 Phase 1
- 1.3.3 Phase 2
- 1.3.4 Phase 3
- 2. PCIe 均衡技术介绍(电气物理)
- 3. PCIe 均衡技术介绍(逻辑物理)
- 参考
1. PCIe 均衡技术介绍(总结)
1.1 信号平衡的概念和意义
??信号从发送端发出，经信道传输，到达接收端。在传输过程中，信号会发生失真，影响接收端对信号的正确判决。影响接收端接收信号质量的因素很多，比如传输速率，电磁干扰，信道质量等等。信号失真越严重，误码率 BER 影响通信性能的因素越高。
??为了在接收端获得易于判断的高质量信号，信号可以在发送端、传输链路或接收端信号判断前进行调节和改进，以减少信号失真对通信性能的影响。这种信号调节称为信号补偿或平衡。
??图 1 不采用平衡接收端接收信号的对比图，可以看出，采用平衡后，信号质量大大提高，接收端更容易做出正确的判断。
1.2 信号补偿技术
??随着传输速率的提高，信号传输过程中的皮肤效应和介质损失越来越严重。为了在接收端正确恢复发送的信号，需要补偿信号。
??PCIe 三种信号补偿技术：发送端预加重（Pre-emphasis）、去加重（De-emphasis）平衡接收端（Equalization）。预加重、去加重也被称为发送端均衡。各技术基本原理如图 2 所示。
??无源传输线像低通滤波器，PCIe 高速串行信号从发送端传输到接收端后，其高频分量大于低频分量衰减，高频分量主要集中在信号的上下边缘。为了补偿这种高频衰减，在发送信号时，有意增加信号跳转边缘的信号范围，增加高频分量，即信号预加重；与预加重方案相比，加重是为了减少跳转边缘以外的信号范围，削弱低频分量，也可以达到目的。
??接收端均衡器相当于高通滤波器来补偿失真的波形。
1.3 协商均衡系数
??2.5 GT/s 及 5 GT/s 时，只在发送端进行固定参数的去加重均衡，无需进行均衡参数协商。传输速率上升到 8 GT/s 以上之后，收发端的平衡更加复杂，收发端之间需要协商平衡系数，以获得最佳的传输性能。链路训练的收发端 Recovery.Equalization 平衡系数协商状态。整个 EQ 过程包括 4 一个过程， 4 个 Phase。当速率为 8 GT/s 及以上时，EQ Phase 存储信息 TS1 的 EC 字段（Symbol 6，bit 0~1）。
1.3.1 Phase 0
??Phase 0 下一次协商发生 EQ 但在进入下一个速率之前，速率。Phase 0 期间 USP 回传 Preset 及 Coefficients 给 DSP。DSP 没有 Phase 0。
1.3.2 Phase 1
??PCIe 双方在 Phase 1 通过互发阶段 TS1 交换LF (Low Frequency，symbol7)、FS (Full Swing，Symbol 8) 、Post-cursor (Symbol 9) 为了获得平衡器的粗调 BER≤10-4误码性能。
??DSP 给 USP 发送 EC=10b 的 TS1 来发起到 Phase 2 的跳转。
1.3.3 Phase 2
??Phase 2 时，USP 作为 Master，调节 DSP 的 Tx 具体可分为系数 Preset 调节及 Coefficient 调节。USP 在每条 Lane 上独立调整 DSP 的 Tx 设置自己（USP）的 Rx 设置，以确保 USP 能够接收到符合要求的比特流(如每个比特流) Lane 上获得 BER≤10-12 误码率)。
??DSP 建议其 Tx 系数及其使用 Preset 值，在 Phase 1 阶段仅采用 Preset，在 Phase 2 采用 Preset 及 Tx 系数。USP 收到 TS1 可能会要求一组不同的系数或 Preset 设置，然后进一步评估，直到最佳设置。
??USP 完成 Phase 2 后，给 DSP 发送 EC=11b 的 TS1 进入 Phase 3。
1.3.4 Phase 3
??Phase 3 时，DSP 作为 Master，调节 USP 的 Tx 系数。DSP 在每条 Lane 上独立调整 USP 的 Tx 设置自己（DSP）的 Rx 设置，调整方法和 Phase 2 似。DSP 发送 EC=00b 的 TS1 来标志 Phase 3 及 EQ 的结束。
以上四个 Phase 中，Phase0/1 采用 Preset 粗调，Phase2/3 精调。如果粗调阶段就达到了信号质量需求，也可以不进行精调。
除非有特别配置，8 GT/s 以上速率时必须进行 EQ，至少在最高速率上要进行 EQ，中间速率可以跳过 EQ。当然仿真的时候可以设置 bypass_eq，或者设置 bypass_eq_to_highest_rate，仅在最高速率时进行 EQ。比如最高支持 32 GT/s，那么在 8 GT/s，16 GT/s 的时候可以跳过 EQ。从 32GT/s 降速时，需要重新进行链路训练并做 EQ。
注意：Phase 2 及 Phase 3 中，DSP/USP 到底是谁作为 Master 调节谁的 Tx ？有些文章解读跟本文相反，读者请查看 PCIe 官方 Spec，来判断谁对谁错。
2. PCIe 均衡技术介绍（电气物理篇）
链接：PCIe 均衡技术介绍（电气物理篇）
3. PCIe 均衡技术介绍（逻辑物理篇）
链接： PCIe 均衡技术介绍（逻辑物理篇）
参考
- PCI ExPress Base Spec 5.0, Chapter 4.2.3, Chapter 4.2.6.4.2, Chapter 8.3.3, …
- PCIe Express Technology, Mindshare Inc, Chapter 13
- SNPS PHY databook，chapter 5.11
- 芯片中的数学——均衡器EQ和它在高速外部总线中的应用
- pcie equalization学习笔记
- PCIE 3.0中使用的动态均衡概念
- 理论篇|如何实现PCIe Gen3/Gen4接收端链路均衡测试?
- 实践篇|如何实现PCIe Gen3/Gen4接收端链路均衡测试?)
- PCIe Electrical PHY(2)-SerDes中的均衡技术
|
|
🔥 精选往期 PCIe 协议系列文章🔥
- 【最新技术早知道】PCIe Gen5 还没用上，Gen6 就来了？PCIe 6.0 系列文章之：《PCIe 6.0，到底 6 在哪？》
- 【PCIe 6.0】颠覆性技术！你NRZ相守20年又怎样？看我PAM4如何上位PCIe 6.0 ！
- 【PCIe 6.0】PCIe 6.0 新特性 - L0p 详解
- 【PCIe 6.0】PCIe 6.0 新特性 - DMWr (Deferrable Memory Write) 详解
- PCIe 参考时钟架构 (Refclk Architecture)
- PCIe地址转换服务（ATS）详解
- PCIe访问控制服务（ACS）
- 【PCIe页请求服务】到底到底到底是啥？半年搜遍全网找不到一篇介绍文章，没人写那我来写吧
⬆️ 返回顶部 ⬆️
