CMOS电路的功耗分析
时间:2022-09-01 20:30:00
CMOS电路中的功耗由两部分组成。第一部分是负载电容充放电引起的功耗,称为动态功耗,另一部分是由漏电流引起的功耗,称为静态功耗。动态功耗包括翻转功耗和短路功耗。
翻转功耗是数字电路完成功能计算所必需的功耗,称为有效功耗;
由于短路功耗CMOS在翻转过程中PMOS管和NMOS同时导通时消耗的功耗称为无效功耗。
数字CMOS如公式所示:
式中,C为结电容,N在单时钟周期内翻转晶体管翻转,f为系统工作时钟频率,VDD供电电压,Qsc。在翻转过程中,Ileak为漏电流。
1、动态功耗
CMOS在电路翻转过程中,动态功耗是由翻转电流和短路电流引起的。
负载电容通过时PMOS充电时,电压从0升到VDD,能量消耗在PMOS在装置上,当负载电容器放电时,电压从VDD降到0,能量消耗在NMOS在设备上翻转功耗。
在实际过程中,输入信号从低电平到高电平的变化时间不能为0,而是有一定的上升或下降时间,导致VDD和VS S短时间内出现直流通路,此时NMOS和PMOS同时导通,即为短路功耗。
2、静态功耗
静态功耗主要包括漏电流由以下部分组成:
1、PN结反向电流I1
2.源极与漏极之间的亚阈值漏电流I2
3、栅极漏电流,包括栅极和漏极之间的感应漏电流I3
4.隧道泄漏电流在栅极和衬底之间I4
==============================================================
另一方面,为了满足工作频率越来越高的要求,晶体管的阈值电压会降低,晶体管可以高速翻转。但是,如果阈值电压过低,晶体管不能完全关闭,会产生很大的静态功耗。
随着工艺的进步,晶体管的尺寸越来越小,带来了更低的工作电压和更大的泄漏电流。降低工作电压降低了晶体管的动态功耗,但由于主频率和晶体管数量的增加,系统的总功耗越来越大。随着泄漏电流的增加,静态功耗在系统总功耗中的比例越来越大。