硬件工程--高速信号阻抗设计标准
时间:2022-09-15 07:30:00
对于硬件工程师,除了功能设计外,还必须掌握信号时间序、阻抗设计标准等。具体实施细节只不过是组件的布局等,相关PCB原理图的设计规范之前已经讲解过了,今天就来说说一些具体的信号走线时应该遵循哪些规则!
一、 HDMI信号
1. 等长:
四对差异等长,以保证时间顺序;//其实HDMI信号没有严格要求差异对间等长
等长误差: 对内: 5mil;
对间: 10mil;
对间距:至少15mil
2. 等长修正方法:
a.差分线终点不匹配处绕线:
b.等长绕线的差异Gap宽度满足4W,A长度是线宽的3倍:
c.临近GND层线,如果空间足够,包地处理;包地线距离差分线间距达到差分线宽度的3倍,铺铜离差分线20mil:
d.地孔放置在信号换层附近,提供最新回路:
3. 阻抗要求:
差分阻抗:100mil; 单端阻抗:50mil
PCB设计的目的是尽量减少非连续性阻抗,消除反射;其余不可避免的非连续性集中在一起;
4.非连续位置可能发生:
A.HDMI焊盘处的连接器;
B.过孔、阻容器盘或IC引脚处;
C.围绕物体布线分离的信号
5.匹配电阻:
信号的匹配电阻起防ESD功能和微调阻抗通常靠近插座,两个电阻必须并排放置,不能一前一后;
注意事项:
差分线下应为完整的参考平面(电源层/地层),尽量避免跨分割;
尽量使用尺寸最小的信号线过孔和HDMI由于对100差动阻抗0差动阻抗的影响较小;
较大的过孔和焊盘可能导致阻抗下降,建议使用过孔8mil/16mil,或8mil/18mil
6.ESD处理:
ESD设备必须靠近HDMI端子放置;考虑到工艺要求,间距可以是烙铁头的厚度
二、DVI信号
1. 差动阻抗
接收器的差动阻抗为100±20Ω,但装配线的阻抗应小于此变化,因此预设为100±10Ω;
2. 同模阻抗
理想的同模阻抗为33±10Ω
3. 特性阻抗:单端50,差100;
信号换层时,距离过孔50mil回流增加回流孔;
信号长度最长不超过8000mil;
每个信号不超过两个过孔;
必须参考信号GND层;
间距大于等于15mil;
三、VGA
1. layout注意:
接线顺序:先π型滤波,正在经过ESD设备,最后到VGA接口;
R、G、B信号走在一起,其次是VSYNC、HSYNC;均需加粗,包地处理;
R、G、B信号间的安全距离一般为20mil,需要等长处理;
R、G、B其他信号的信号原理,特别是高速信号;
R、G、B信号换层打孔,附近需要增加回流孔;
所有经过ESD必须通过设备的信号ESD器件的PIN脚,无分支;
四、SATA
1. 等长规则:
差分组中的误差,±5mil;
差分组间误差,±5mil;
两组之间的间距至少为15mil,至少与其他信号或灌铜相距15mil;
长度限制:3000mil
2. 阻抗:
差分阻抗,100Ω±10%
五、网络
1. 阻抗:
差分阻抗:100Ω±10%
2. 等长规则:
差分组中的误差,±5mil;
差分组间误差,±5mil;
长度限制:4000mil
3. 四对差异信号与其他高速信号走在一起(USB,CLK等)保持50mil以上间距;
六、USB
- 差分阻抗:90Ω(±10%)
- 距离其他信号线和灌铜至少200个距离mil;
- 如果使用保护地,保护地的线宽至少为100mil;保护地与信号地之间的间距至少为25mil;
- 总长度限制,1800mil;
- 其电流大概500mA,电源管教线宽至少300mil
七、PCIE
1. 阻抗:
单端50,差分100
2. 等长规则:
差分对内误差,±5mil;
差异不需要等长;
时钟信号长度控制在2450-2500mil;其他信号长度不超过1500mil
3. 走线间距:
两组收发信号保证20mil以上间距;
收发信号分层走;如果不能分层走,收发信号间至少保证30mil间距;
差异对之间的距离、差异对和所有非PCIE信号距离为20mil;
当PCIE信号对接线换层时,应在靠近信号的过孔处放置地孔,建议每对信号放置1-3个地孔;
PCIE差异为25/14过孔,应对称放置;
SCL等待信号无法穿越PCIE主芯片