数字逻辑电路（前三章简介）

数字逻辑电路(前三章简介)

第一章 数字逻辑基础
1.码制 BCD码 格雷码 ASCll码奇偶校验码

2.逻辑运算 与，或，非，与非，或非，与或非，异或，同或。

3.基本公式 0-1律、互补律、还原律、重叠律、交换律、结合律、分配律、吸收律、合并律、反演律
常用公式 A A*B = A B A*B AC BC = AB A*C A*B AC BCD = A*B A`*C
基本规则 代入规则 反演规则 对偶规则 展开规则

4.真值表 逻辑函数表达式 逻辑图 时序图 硬件描述语言VHDL代码 不同的逻辑函数表示方法之间的转换

5.两种标准形式 最小项和最大项 相互转换

6.化简 公式法和卡诺图(无关项)

7.分析设计 （Quartus II软件）

第二章 集成门电路
CMOS门电路
1MOS管道开关特性
对于NMOS管道，通常源极s接地，只要Vgs如果超过一定值，则导通。只要在泄漏极加上电压，泄漏极与源极之间就会形成电流Id。对于PMOS通常，源极接管VCC，只要Vgs如果小于一定值，则导通。只要在泄漏极加上电压，泄漏极与源极之间就会形成电流Id。

2.CMOS门电路的结构和工作原理
CMOS反相器
VTp PMOS导通条件：Vgs（th）P<0
VTn NMOS导通条件：Vgs（th）N>0
当UI=0， Ugs（N）=0，N管截止，Ugs（P）<0，P所以Uo=VDD，输出高电平
当UI=VDD，Ugs（N）>0，N管导通，Ugs（P）=0，P所以Uo=输出低电平
即UI=/UO，反相器逻辑符号如下：
CMOS反相器特点:(1)静态功耗极低。(2)抗干扰能力强。(3)电源利用率高。(4)输入阻抗高，负载能力强。

CMOS与非门和CMOS或非门

CMOS与或非门
带缓冲器的CMOS门电路：实际情况是避免输入电平状态不同时输出电阻的变化CMOS门电路通常在输出端添加一级反相器作为缓冲器，并根据逻辑功能确定是否在输入端添加反相器。

3.COMS门电路的静态特性
1)电压传输特性：门电路输出电压随输入电压变化。
当输入电压为0时V的时候，C是５V，
当输入电压缓慢增加，但尚未打开电压时，C仍然保持5V不变，
当输入电压超过开启电压时，C的电压开始下降
当输入电压达到另一管的开启电压时，C变为0V
在两段开启电压区间里，两个mos它们都处于导通状态，但导通程度不同。在此之间，两根管道将同时导通。此时，电源到地之间会产生非常大的电流，我们称之为动态峰值电流
2)输入特性:门电路输入电压与输入电流的关系。
3)输出特性:输出电压与输出电流的关系。(风扇系数)

4.CMOS门电路的动态特性
主要取决于传输时间：G1内部MOS管道的导电阻和负载电容的大小。
延迟时间：当输入信号跳变时。
动态功耗：1）负载电容充放电所消耗的功率：Pc=CLVDD^2f
2)门电路内部NMOS管和PMOS瞬时功耗同时导通管道的消耗：PT=CPDVDD^2f （CPD功耗电容)

5.CMOS漏极开路门
线与：直接连接门电路的输出端，实现逻辑功能。
OD门(漏极开路门):输出电路只有NMOS管道，它的漏极是开路的。必须外部拉电阻R。VOH=VDD’-ILR
应用： 1）可实现线与；2）可实现电平转换；3）驱动大电流高电压负载。

6.CMOS三态门：有第三种状态：高阻态。
应用： 1)构成2选1数据选择器； 2)实现数据双向传输； 3)实现数据总线传输。

7.CMOS传输门：电流可双向流通。C=0时截止，C=1时导通。
应用： 1)构成逻辑电路； 2)构成模拟开关(双向传输信号，可传输模拟信号或数字信号)。

TTL门电路
1二极管和三极管的开关特性
二极管：参数有开启电压VT和导通电压VON。硅二极管VT 0.5V，VON 0.7V。
三极管：截止条件：输入信号VI使三极管VBE 发射结零偏或反偏，集电极反偏。
放大条件：当VI>0.7V时，iB=(VI-VBE)/RB，iC=贝塔iB，V0=VCC-ICRC>=0.7V。
发射结偏，集电极反偏。
饱和：当VI>0.7V时，iB=(VI-VBE)/RB，如果满足iB>IBS=ICS/贝塔=（VCC-VCES）/(贝塔*RC)。VCES为三极管饱和压降，为0.2-0.3V，基本不变。
发射结正偏，集电极正偏。

分离单元门电路：与门，或门，非门。

3LSTTL与非门：降低功耗：大大提高电阻值。
提高工作速度：1）用肖特基三极管代替所有可能饱和的门电路三极管。
2)增加有缘泄漏回路。

5TTL集电极开路门和三态门

BiCMOS门电路
1)输出电路总有两个NPN由晶体管组成的推拉结构；
2)连接上方晶体管VT基极内部电路始终是门电路的基本功能电路部分；
3)下晶体管VT基极上的信号总是与上面的晶体管基极相反。
不同系列门电路的接口

第三章 组合逻辑电路
任何时候的输出只与当前时刻的输入有关，与以前的输入无关。
特点:组合电路由门电路组成，不包括任何记忆元件；电路中的信号传输是单向的，反馈电路不包括在电路中。

3.1 编码器
编码是指用文字、数字等符号表示特定对象的过程。
如果两个逻辑变量定理X、Y同时满足X Y=1和XY=0，则X=Y’。
1 二进制编码器 电路简单，但没有实用价值。

2 优先编码器 当多个信号同时有效时，只对优先级最高的信号进行编码。

74HC148(低电平有效)
输入使能端EI’=0时，允许编码；EI’=禁止编码，所有输出端均为高电平。
输出使能端EO’=0时，输入信号均为高电平，表示无编码信号输入。
工作状态输出端GS’=0时，表示有编码信号输入，输入信号中至少有一个为低电平。
应用 ：1)键盘编码电路 2)16线-4线优先编码器

3.2 译码器（多输入多输出）
编码是编码的逆过程。将输入的二进制代码翻译成二进制代码对应的对象。

1 二进制码器 以n位自然二进制码为输入信号，从原始无效电平为2^n在条输出线中，找到与二进制码对应的输出信号，并将其放置为有效电平。
74HC138(低电平有效)
E1,E2’和E3’称为使能端，E1=1，且E2’=E3’=0时，允许翻译，否则禁止翻译。
二进制译码器应用： 1)地址译码器 2)数据分配器 3)最小函数发生器

2 显示译码器
1）七段LED数码管
2）BCD-7段显示译码器-74LS48
LT输入试灯，检查数码管各段能否正常发光。LT’=0时，均输出高电平。
BI/RBO作为输入引脚，灭灯输入，BI’=0时均输出低电平。
灭零输出作为输出引脚RBI’=0且DCBA=0000时，RBO’=0。
RBI:灭零输入，灭零不想显示的0。DCBA=000时，数字管本应显示0，但如果是
RBI’=0，数码管处于熄灭状态。

3.3 数据选择器(多输出逻辑函数无法实现)
与数据分配器功能相反，将多路输入数据中的一路数据发送到输出端，由地址码决定选择哪一路数据。

1. 4选1数据选择器；8选1数据选择器。(低电平有效)
2. 应用数据选择器
   1)两片8选1扩展16选1数据选择器
   2)多路信号分时传输系统(数据选择器与数据分配器一起使用)
   3)构成组合逻辑电路

3.4 数值比较器
比较两个无符号大小或相等的逻辑电路。

1 1位数值比较器：Y(A>B)=AB’，Y(A 2 4位数值比较器：已有标准的中规模集成电路产品。
74LS85:8个数字输入端，3个输出端，3个级联输入端:I(A>B),I(A 从高到低进行比较。同时，输出根据级联输入状态确定。

3.5 加法器
一加法运算(半加器和全加器)，多加法运算(串行进位加法器和先进进位加法器)
1)半加器(不能实现多位数加法):不考虑进位，直接加两个一位二进制数。
S=A’B AB’=A异或B CO=AB
2）全加器（CI从低位进位):
S=A’B’CI A’BCI’ AB’CI’ ABCI=A异或B异或CI CO=AB BCI ACI
3) 串行进位加法器：由多个全加法器连接而成，从最低有效位到最高有效位。 电路简单但速度慢。
4) 超前进位加法器：每个全加器在加法运算开始时就获得进位输入信号。
CIi 1=AiBi （Ai Bi）CIi
74LS283 8421码加法，8421码转换为余三码

3.6 组合逻辑电路的竞争与冒险
由于延迟时间不一致，同一输入信号的变化传输到不同输入端的可能不一致的现象称为竞争。
能产生错误输出的竞争称为临界竞争
在临界竞争中，输入信号的变化导致输出端相应的短暂错误，干扰窄脉冲的现象称为冒险。
当电路处于0状态时，竞争引起的尖峰干扰是正窄脉冲，静态0冒险；
电路稳态时处于1状态，竞争引起的尖峰干扰为负向窄脉冲，“静态1冒险”；
判断竞争冒险现象方法：代数法和卡诺图法。
消除冒险现象：增加冗余项，根据产生干扰窄脉冲的特点消除已经产生的窄脉冲。