计算机组成原理学习笔记第4章 4.11——高速缓冲存储器例题选讲
时间:2022-08-23 21:00:01
诗云:苔花如米小,也学牡丹开。
本笔记整理:Code_流苏(CSDN)
Last(点击此处使用,直达文末)
Frist (点击文末使用,返回文章首部)目录
- 1??例1
- ①题目描述
- ②题目要求
- ③问题解答
- 2??例2
- ①题目描述
- ②题目要求
- ③问题解答
- 3??例3
- ①主题描述及要求
- ②问题解答
★观前提示:本专栏笔记内容适合有一定基础或复习时观看。如果内容错了,请评论并指出!非常感谢!
1??例1
①题目描述
例1
假定主存和Cache之间采用直接映射法,块大小为16B
。Cache数据区容量为64KB
,主存地址为32位
,根据字节编址,数据字长32位
。
②题目要求
1)直接映射主存地址划分
2)完成Cache访问
的硬件实现
3)计算Cache容量
③问题解答
解:
1)给出主存地址直接映射划分
2)完成Cache实现访问硬件
3)计算Cache容量(假定Cache除数据和标记外,还包含一个有效位。
从第一个问题的答案可以看出:Tag 为16 bit
主题条件及Cache了解工作原理:
Cache每行数据存储体容量为 16*8 = 128 bit
Cache 每行总存储容量为: 1 16 128 = 145 bit
Cache 总容量为:4096 ×(1 16 128)= 580Kbit
2??例2
①题目描述
例2
设置机内存容量为16MB,
Cache的容量16KB
,每块8个字
,每个字32位
.设计一个四路组相联映射
(即Cache每组包含4个字块)Cache组织方式。
②题目要求
1)在组相联映射的主存地址字段中各字段的位数
2)设Cache初态为空,CPU连续访问100个开始连续访问100个单词(主存一次读出一个单词),重复此顺序读取8次,求存储访问的命中率
3)若Cache速度是主存储速度的6倍,要求存储系统访问加速比
③问题解答
解:
1)满足组相联映射要求主存地址字段中每个字段的位数
2)设Cache的初态为空,CPU从主存第0号单元连续访问100个单词(主存一次读一个单词),重复这个顺序读8次,请求存储访问的命中率
3)若Cache主存速度是速度6倍
,求存储系统访问的加速比
设Cache存取周期为t,主存取周期为6t
从内存直接读取所有数据所需的时间
Tnc = 800 * 6t = 4800t
通过Cache访问800个数据的时间为:
Tc = 13 * 6t (800-13) * t = 865t
访问存储系统加速比
S = Tnc /Tc = ( 4800t/865t) = 5.5
3??例3
①主题描述及要求
例3 局部性分析
。以下程序A和B中间,哪个对数组?A[2048][2048]引用的空间局部性更好?时间局部性呢?sum空间局部性和时间局部性如何?
②问题解答
时间局部和空间局部的程序结构反映了
1??程序段A
2??程序段B
★小总结:在上一节的研究中,我学习了替换算法。本节通过练习学习了高速缓冲存储器的相关知识,并通过本节的学习和记录进一步了解了高速缓冲存储器。
笔记内容学习资料:计算机组成原理微课版(谭志虎、秦磊华等)
课件资料及视频学习:MOOC计算机组成原理(华中科技大学)
计算机组成原理专栏-笔记和测试练习都在这里
如果对大家有帮助,希望大家能多表扬 注意!所以我会有更多的动力! ?( ′???` )比心。