【技术分享】CMOS集成电路中多余输入端为何不能悬空？

根据晶体管的性质，集成电路分为TTL和 CMOS 两大类，TTL以速度见长，CMOS以功耗低而着称，其中CMOS电路以其优良的特性成为目前应用最广泛的集成电路。

有初学者在使用CMOS当集成电路时，会有一些多余的 输入端 ，悬空处理是非常不合适的。

CMOS电路的输入端不允许悬挂，因为悬挂会使电位不确定，破坏正常的逻辑关系。此外，悬挂时输入阻抗高，容易受到外界噪声的干扰，导致电路误动，也容易导致网极感应静电和击穿。因此，与门、与非门的多余输入端应接高电平，或门和或非门的多余输入端应接低电平。若电路工作速度不高，功耗不需特别考虑，则可将多余的输入端与使用端并联。

除此之外，关于以上几点，CMOS除了仔细阅读产品描述和相关信息，了解其引脚分布和极限参数外，还应注意以下问题。

电源 问题

(1)CMOS集成电路的工作电压一般在3-18V，但是，当应用电路中门电路的模拟应用（如脉冲振荡和线性放大）时，最低电压不低于4.5V。由于CMOS集成电路工作电压宽，因此使用不稳定电源电路CMOS集成电路也可以正常工作，但输出阻抗、工作速度和功耗在不同电源阻抗、工作速度和功耗是不同的，在使用中必须注意。

(2)CMOS集成电路的电源电压必须在规定的范围内，不得超压或反向连接。由于许多寄生二极管在制造过程中自然形成，这些二极管在正常电压下处于反向偏差，对逻辑功能没有影响，但由于这些寄生二极管的存在，一旦电源电压过高或电压极性反转，电路就会损坏。

驱动能力问题

CMOS随着电路驱动能力的提高，除了选择驱动能力强的缓冲器外，同一芯片的几个类似电路也可以并联提高，当驱动能力提高到N倍时(N并联门的数量)。

输入端的问题

(1)输入端接长导线时的保护。

在应用中，有时输入端需要连接长导线，长输入线必须具有较大的分布电容和分布电感，容易形成LC特别是当输入端产生负电压时，很容易损坏CMOS中的保护二极管。其保护办法为在输入端处接一个电阻。

(2)输入端 静电防护 。

虽然各种CMOS输入端有抗静电保护措施，但仍需谨慎对待。最好用金属容器或导电材料包装，不要放在容易产生静电高压的化学材料或化纤织物中。组装调试时，工具、仪器、工作台应接地良好。为防止操作人员静电干扰造成的损坏，如不宜穿尼龙、化纤服装，手或工具在接触集成块前最好先接地。设备在矫直弯曲或人工焊接时，必须接地良好。

(3) 输入信号的上下时间不易过长，否则一方面容易引起虚假触发，导致设备失去正常功能，另一方面也会造成很大的损耗。

对于74HC系列限于0.5us内容。如果不符合这一要求，则应使用施密特触发器进行输入整形手术。

(4)CMOS电路具有较高的输入阻抗，使设备容易受到外部干扰、冲击和静电冲击，因此为了保护CMOS管道的氧化层不被击穿，二极管保护电路通常连接到其内部输入端。

输入保护网络的引入降低了设备的输入阻抗，但仍在108年Ω这也给电路的应用带来了一些限制：

(A)过流保护输入电路。CMOS电路输入端的保护二极管，电流容量一般为1mA过大的瞬态输入电流(超过10mA)保护电阻应串联输入。例如，当输入端接信号的内阻小、引线长或输入电容大时，当输入端接信号打开和关闭电源时，必须连接输入保护电阻VDD=10V，限流电阻为10KΩ即可。

(B) 必须有输入信号VDD到VSS两者之间，防止二极管因正偏置电流过大而烧坏。因此，在工作或测试过程中，必须按照先打开电源后添加信号的顺序操作，先拆除信号后关闭电源。在安装、更换连接和拔出插头时，必须切断电源，以防止元件极大的感应或冲击而损坏。

(C)由于保护电路吸收的瞬时能量有限，过大的瞬时信号和过高的静电电压会使保护电路失效。因此，焊接过程中，电烙铁必须可靠接地，以防止漏电击穿装置的输入端。一般情况下，电烙铁的余热可以在断电后焊接，接地管脚可以先焊接。

(D)防止大电阻串入VDD或VSS在电路开关过程中，应避免因电阻上的压降而立即导致二极管受损。

CMOS接口电路问题

(1)CMOS电路与运输连接。与运输连接时，若运输采用双电源，CMOS它使用另一组独立的电源。如果使用单电源，并与CMOS电源相同，可直接连接。

(2)CMOS与TTL连接其他电路。常见于电路TTL电路和CMOS电路混合使用的情况，由于这些电路相互之间的电源电压和输入、输出电平及负载能力等参数不同，因此他们之间的连接必须通过电平转换或电流转换电路，使前级器件的输出的逻辑电平满足后级器件对输入电平的要求，并不得对器件造成损坏。逻辑器件的接口电路应注意两个问题：电平匹配和输出能力，并源电压相结合。以下分为两种情况：

(A)TTL到CMOS的连接。用TTL电路去驱动CMOS因为CMOS电路是电压驱动器，所需电流小，所以电流驱动能力不会有问题，主要是电压驱动能力，TTL高电平电路输出的最小值为2.4V，而CMOS电路输入高电平一般高于3.5V，这使得两者的逻辑电平不兼容。为此可在TTL输出端与电源之间连接电阻R(上拉电阻)可将TTL电平提高到3.5V以上。

(B)CMOS到TTL的连接。CMOS电路输出逻辑电平与TTL电路的输入电平可以兼容，但CMOS电路驱动电流小，不能直接驱动TTL电路。为此可采用CMOS/TTL如CMOS缓冲器CC4049等，缓冲器后的高电平输出电流可以满足TTL电路要求低电平输出电流可达4mA。实现CMOS电路与TTL连接电路。 需要说明的时候，CMOS与TTL电路接口电路形式多样，实际上应根据具体情况进行选择。

保护输出端

(1)MOS设备输出端不得与电源或地面短接，否则输出级MOS管就会因过流而损坏。

(2)在CMOS除三端输出设备外，两个设备的输出端不允许并联，因为不同的设备参数不一致，可能会导致NMOS和PMOS该设备同时导通，形成大电流。但为了提高电路的驱动能力，允许并联使用同一芯片上的类似电路。

(3)当CMOS当电路输出端具有较大的容性负载时，流过输出管的冲击电流较大，容易导致电路故障。因此，一个限流电阻必须串联到输出端和负载电容器之间，瞬态冲击电流限制在10mA以下。