锐单电子商城 , 一站式电子元器件采购平台!
  • 电话:400-990-0325

为什么要在信号线上串联一些小电阻

时间:2022-08-19 10:00:02 串联入电路的电阻

保护引脚。

首先是阻抗匹配。由于信号源阻抗很低,与信号线阻抗不匹配,串联电阻后,可以改善匹配,减少反射,避免振荡等。

二是可以降低信号边缘的陡度,从而降低高频噪声和过冲。由于串联电阻,它与信号线的分布电容和负载输入电容形成RC 电路将降低信号边缘的陡峭程度。众所周知,如果一个信号的边缘非常陡峭,含有大量的高频成分,它会受到辐射干扰。此外,它还容易产生过度冲洗。

问1:看原理图的时候,经常会看到一些小电阻,比如22/27/33/100欧姆,但不一定要串。有的在同一个场合串,有的不串。请给我一些建议。
A答:如果在高速信号线上串小电阻,则为终端阻抗匹配。如果是,GPIO小电阻串在口上(/1000 欧姆),可能是抗小能电压脉冲。


简单的例子:串口通信的提示信号,当连接到串口时,如果脉冲直接击中,会产生一个非常窄的电压脉冲,因为插拔GPIO嘴,很可能会打破芯片,但串一个小电阻,很容易消耗能力。如果脉冲是5mA 5.1V,那么过了30ohm后就是5v左右了...


B继续:严格地说,当高速电路中的阻抗匹配和信号在传输介质上的传输时间大于信号上升或下降边缘的四分之一时,传输介质需要阻抗匹配。防止电压脉冲对芯片的影响!


一般当PCB当布线长度大于其传输信号波长的1/10时,我们需要考虑阻抗匹配。(我不明白,但我听说应该在电磁学中说。我没有学电磁学...以后学习)
100MHz可考虑上述高速数字电路的阻抗匹配


C答:主要基于阻抗匹配的考虑,以实现时间顺序统一、延迟时间、接线电容等不超过范围!LAYOUT走线可能不太匹配!


问2:信号线上经常可以看到小电阻串在高速信号中。LAYOUT应该放在里面CPU最好把它放在信号终端上?我见过一些centrality GPS放在公版方案中CPU然而,我们也可以看到,其他原理图被放置在信号终端,并要求理论支持!


A答:一般做法是在信号源端串小电阻,在信号终端串小电阻。在信号源端串一个小电阻,没有公式理论:传输线的特征阻抗一般在50欧姆左右,而TTL电路输出电阻约为13欧姆,源端串33欧姆,13欧姆 33=46大致等于50,可以抑制从终端反射回来的信号再次反射。(必须检查传输线的特征阻抗...)。在信号接收终端和一个小电阻中,没有公式理论:如果信号接收终端的输入阻抗很大,则连接一个51欧姆的电阻,另一端连接参考,以抑制信号终端的反射。从抑制信号反射的角度来看,只有终端输入的电阻小于50欧姆。但IC考虑到接收能量,接收端的输入电阻不会设计得很小。(如何理解这种反射?能量反射,有知识的朋友回答)。在信号线上串一个电阻,可能还有一个用途:ESD。如在USB接口上,靠USB PORT端的D 和D-上串一个小电阻,比如10欧姆。就是因为USB PORT端的ESD过不了。


B答:一般高速数字信号传输线会串电阻,目的是解决阻抗匹配问题,阻抗不匹配会导致信号反射,电磁波在同一介质中的传播方向和能量不会衰减,但如果光从一种介质到另一种介质会反射和折射,那么光到达终端的能量会衰减很多。同样,由于连接线或高速数字信号从源端传输到终端PCBLAYOUT部分阻抗是不连续的(比如传输线阻抗需要100欧元,但是PCB有些是100欧元,但中间穿孔或线宽变化会导致阻抗不连续)会导致信号反射,反射信号会与传输线中的原始信号叠加,信号受到干扰,终端接收此信号解码会出错。USB这就是接口上串联的电阻的目的。一般来说,如果LAYOUT这个电阻贴0欧没问题,如果是这样的话USB传输低速信号没有问题,阻抗要求也没有那么严格。USB这就是接口上串联的电阻的目的。一般来说,如果LAYOUT这个电阻贴0欧没问题,如果是这样的话USB只是低速信号的传输没有问题,阻抗要求也没有那么严格。但是,如果高速传输USB信号且LAYOUT如果有问题,串个小电阻可能会解决误码问题。ESD设备通常通过一定的路径或方式尽可能地导入静电或电源,以避免对芯片的影响,因此ESD设备的一端必须接地,而不是串在电路中。

锐单商城拥有海量元器件数据手册IC替代型号,打造电子元器件IC百科大全!

相关文章