消除 Buck 转换器中的 EMI 问题

造成 EMI 有两种辐射源： 交变电场(高阻) 。
非隔离的 DC/DC 转换器具有低阻抗的节点和环路(远低于自由空间的阻抗 377Ω，此值为真空磁导率 μ0 以及真空中的光速 C0 的乘积，也
自由空间的本质阻抗-翻译)，因而 Buck 架构 DC/DC 磁场通常是转换器中的主要辐射源。

磁场辐射是由小电流环中的高频电流形成的。电流环产生的高频磁场将离开环 0.16λ 之后逐渐转化为电磁场，由此形成的场强约为 ：

其中， f 是信号的频率，单位是 Hz； A 是电流环路的面积，单位为 m2； I 是电流环中的电流振幅值，单位为A； R 测量点与环路的距离，单位为 m。

例如，一个 1cm2 电流环，其中电流为 1mA，电流变化频率为 100MHz，离这个电流环很远 3m 处的场强为 4.4μV/m，或说是 12.9dBμV。

下图 1 流过显示 1mA 电流的 1cm2电流环所形成的辐射强度与电流变化频率之间的关系，图中绿线是标准容许的 3m 辐射强度阈值的距离。

由图可见，由图可见 1mA 电流在 1cm二环形成的辐射不易超过规格限制。
实际上，辐射超标的原因往往是应该最小化的环路变成大环路，或者附着在线路上的导线形成多余的辐射。这些大电路或导线形成的天线效应将在总辐射中发挥主要作用。

假如通过 PCB 布局和滤波器设计的优化仍然不能让一个 Buck 转换电路的辐射水平低于所需水平，只能降低转换器开关切换速度上想办法，这对降低辐射水平很有帮助。。

为了了解这会导致多大的改进，我们需要讨论不连续电流脉冲的高频成分。
图 6 电流波形简化为梯形，其周期为 TPERIOD，脉冲宽度为 TW，脉冲上升/下降的时间是 TRISE。从频域的角度来看，这个信号包含基频成分和许多高次谐波成分。通过傅里叶分析，我们可以知道这些高频成分的范围与脉冲宽度、上升/下降时间之间的关系。这种关系表现在图中 6 的右侧。

图 6 中的频率值是基于一个具有 800kHz 频率的开关信号而得出的，该信号的脉冲宽度为 320ns，具有10ns 的上升/下降时间。

EMI 辐射问题常常发生在 50MHz~300MHz 频段。通过增加上升和下降时间可将 fR的位置向低频方向移动，而更高频率信号的强度将以 40dB/dec 的速度快速降低，从而改善其辐射状况。在低频段，较低的上升和下降速度所导致的改善是很有限的。

开关切换波形的上升时间取决于上桥 MOSFET Q1 的导通速度。 Q1 是受浮动驱动器驱动的，该驱动器的供电来自于自举电容 Cboot。在集成化的 Buck 转换器中， Cboot 由内部的稳压器进行供电，其电压通常为 4V~5V。见图 7 左侧。

通过降低上桥 MOSFET 开关的导通速度可使 Buck 转换器开关波形和电流脉冲的上升时间增加，这可通过给 Cboot 增加一只串联电阻 Rboot 来实现，如图 7 所示。 Rboot 的取值与上桥 MOSFET 的尺寸有关，对于大多数应用来说， 5~10Ω 就足够了。对于较小的 MOSFET，它们具有较高的 Rdson，较大的 Rboot 值是容许的。在高占空比的应用中，太大的 Rboot 值可能导致 Cboot 充电不足，甚至可能导致电流检测电路的不稳定。另外，较低的 MOSFET 导通速度也将增加开关损耗，从而导致效率的下降。
在 MOSFET 外置的设计中，电阻可被串接到上桥 MOSFET 的栅极上，这就可以同时增加上桥的导通时间和截止时间。

当上桥 MOSFET Q1 被关断的时候，电感电流会对 Q1 的寄生输出电容进行充电，同时对 Q2 的寄生输出电容进行放电，直至开关切换节点电位变得低于地电位并使 Q2 的体二极管导通。因此，下降时间基本上是由电感峰值电流和开关节点上的总寄生电容所决定的。

图 8 显示出了一个常规设计中的 Buck 转换器 IC 中的寄生元件。

这些寄生电容是由 MOSFET 的 Coss 和相对于基底之间的电容共同构成的，另外还有寄生电感存在于从IC 引脚到晶圆内核之间的连接线上，这些寄生元件和 PCB 布局所导致的寄生电感与输入滤波电容上的ESL 一起将导致开关切换波形上的高频振铃信号。

当 MOSFET Q1 导通时，开关节点信号上升沿的振铃信号主要就由 Q2 的 Coss 和 MOFET 开关切换路径上的总寄生电感（LpVIN + LpGND+ LpLAYOUT + ESLCIN）导致。

当 MOFET Q1 截止时，开关节点信号下降沿的振铃信号主要由 Q1 的 Coss 和下桥 MOSFET 源极到地之间的寄生电感（LpGND）导致。

图 9 显示了一个具有快速上升时间和下降时间的开关节点波形，其上升沿和下降沿都存在振铃信号。
由于寄生电感中的储能等于½∙I2∙Lp，所以振铃信号的幅度将随负载电流的增加而增加。
此信号的频率范围通常在 200~400MHz 之间，可导致高频 EMI 辐射。过度的振铃信号通常意味着较大的寄生电感，说明需要对PCB 布局设计进行检查、修正，以便对环路较大或对 VIN 和/或地线路太窄的问题予以修正。
元件的封装也会影响振铃状况，打线方式的封装会有比晶圆倒装方式的封装更大的寄生电感存在，因为邦定线的电感会大于焊点的电感，其表现就会更差一些。

添加 RC 缓冲电路可有效地抑制振铃现象， 同时会造成开关切换损耗的增加。

RC 缓冲电路应当放置在紧靠开关节点和功率地处。
在使用外部 MOSFET 开关的 Buck 转换器中， RC 缓冲电路应当直接跨过下桥 MOSFET 的漏极和源极放置。图 10 示范了 RC 缓冲电路的放置位置。

缓冲电阻 Rs 的作用是对寄生 LC 振荡电路的振荡过程施加足够的抑制能力，其取值取决于意欲施加的抑制强度和 L、 C 寄生元件的参数，可由下式予以确定 ：

其中， ξ 是抑制因子。通常， ξ 的取值在 0.5（轻微抑制）到 1（重度抑制）之间。
寄生参数 Lp 和 Cp 的值通常是未知的，但可通过下述方法进行测量 ：

1. 在信号上升沿测量原始振铃信号的频率 fRING。
2. 在开关节点和地之间增加一个小电容，这可让振铃信号的频率得到降低。持续增加电容，直至振铃信号的频率降低到原始振铃频率的 50%。
3. 降低到 50%的振铃信号频率意味着总谐振电容的大小是原始电容量的 4 倍。因此，原始电容 Cp 的值便是新增电容量的 1/3。
4. 这样就能求得寄生电感 Lp 的值 ：

RC 缓冲电路中的串联电容 Cs 需要足够大，以便让抑制电阻能在电路谐振期间表现出稳定的谐振抑制效果。如果这个电容的值太大，它在每个开关周期中的充电和放电过程就会导致过大的功率消耗。所以， Cs 的取值通常以电路寄生电容的值的 3~4 倍为宜。
除了可以对谐振产生抑制， RC 平滑抑制电路还可以轻微地降低开关切换波形上升和下降的速度。 除此以外，对平滑抑制电容的充电和放电过程还会导致开关状态变换期间出现额外的开关切换电流尖峰，这可在低频区域引起新的 EMI 问题。

当使用了 RC 平滑抑制电路以后，应当确保要对电路的总功率损失进行检查。转换器的效率是必然会下降的，这在开关切换工作频率很高和输入电压很高的时候表现尤甚。

一种不容易想到的抑制开关回路振铃信号的方法是在谐振电路上增加一个串联的 RL 缓冲抑制电路， 这种做法如图 11 所示。

添加此电路的目的是要在谐振电路中引入少量的串联阻抗，但却足够提供部分抑制作用。
基于开关切换电路的总阻抗总是很低的事实，抑制电阻 Rs 可以用得很小，大概是 1Ω 或是更小的量级。
电感 Ls 的选择依据是能在比谐振频率低的频段提供很低的阻抗，实际上就是要在低频段上对抑制电阻提供短路作用。

由于振铃信号的频率通常总是很高，需要使用的电感也就可以很小，大概就是几个 nH的量级，甚至可用几个 mm 长的 PCB 铜箔路径代替，这样做并不会导致明显增加的环路面积。也有可能用很小的磁珠来替代这个电感，让它和 Rs 并联在一起。当这么做的时候，这个磁珠应在低于谐振频率的低频上具有很低的阻抗，同时还要具有足够的电流负载能力，以便能够承载输入端的有效电流。

RL 缓冲抑制电路最好是被放置在紧靠功率级的输入节点上。

RL 抑制电路带来的一个不足是它会在高频区域为开关回路引入一个阻抗，当开关状态发生快速变换的时候，切换中的电流脉冲会在电阻 Rs 上形成一个短时的电压毛刺，从而在功率级的输入节点上也出现一个小小的毛刺。

假如输入端的电压毛刺使电压变得太高或太低，功率级的开关切换或 IC 的工作就会受到影响。因此，当加入了 RL 缓冲抑制电路的时候，一定要在最大负载状态下对输入节点上的电压毛刺情况进行检查，避免由此可能带来的问题发生。

做好 Buck 转换器 PCB 布局设计的关键是在一开始就要计划好关键元件的放置位置。