ADC采样效应及相关影响解剖

上述文章，BUCK电路模拟补偿器的数字化过程 ，我们讨论了模拟补偿器的数字化。事实上，数字化过程的第一个重要环节是ADC本文重点讨论了反馈量的采样。ADC采样频率带来的一些问题，然后讨论相应的解决方案。

一.ADC采样频率对电源环路带宽的影响

图1 ADC采样的基本结构

在ADC在模块中，通常通过适当的时钟选择和分频，产生适当的时钟作为ADC采样及转换的时钟频率，并且会有一个电源作为ADC转换的参考电源量化模拟信号，如AVDD 3.3V。ADC模块包含专用ADC内核和共享ADC内核，专用ADC固定一个内核ADC采样通道对采样时间要求不高，共享ADC核心会接不同ADC采样通道必然涉及ADC切换通道。从图1可以看出，模拟信号来自ADC采样通道进入后，采样会产生一定的延迟，采样后的信号会通过ADC转换也会消耗一定的时间，最终结果会送到ADCBUF寄存器用于软件处理，或用于数字滤波器或数字比较器。关于ADC我们将在下面的文章中详细讨论具体的性能，这里不要讨论太多。

图2 ADC的采样含义

一般来说，ADC采样转换需要一定的触发信号，当触发时，ADC或者开始直接转换，或者开始采样并采样结束后转换，这和ADC与专用内核或共享内核有关。此时，模拟信号流通的时间轴不是时间的意义，而是信号的采样。每次采样之间的时间是ADC的采样间隔Ts，经过ADC转换后，模拟信号转换为基于离散数字信号的离散数字信号ADC参考电压和ADC位数精度表示采样模拟信号的大小。

图3 ADC采样间隔和ADC采样转换延迟

每次触发ADC之后，在完成转换和中断申请之前，需要一段时间ADC中断中从ADCBUF中得到ADC因此，芯片硬件上的一些措施会尽可能减少这部分延迟，从而为环路控制算法留出足够的时间。这里需要注意的是，最后一次采样结果将在每次采样后保持到下次采样前，这是零阶保持器ZOH.

图4 ZOH的概念

百度百科对ZOH如图4所示，这是最简单的采样保持器。每个采样范围之间的信号值为常值，第一阶导数为0。这就是零阶保持器的原因。它可以恢复数字采样信号并返回连续信号。

图5 采样频率造成的相位损失

了解了ADC采样引起的延迟，以及ADC我们可以看看采样的零阶保持器特性ADC如图5所示，采样在环路控制中造成的相位损失在50%的空间内进行ADC触发采样时，在绿色波形上升的沿线进入控制环计算，在下一个周期开始更新占空比，此时造成的相位损失如下，

其中fx为环路控制带宽fsample对于采样间隔频率，当采样频率与带宽相比较大时，相位损失相对较小，但实际上，采样频率只能设置为电源开关频率（对于固定频率变换器），以确保每个开关周期都能更新空比，因此为了尽可能减少ADC对于相位损失，我们需要将带宽设置为合适的值，例如，通常推荐的1/20开关频率，ADC相位损失为18C.

图6 优化ADC触发时间优化相位损失

当我们将ADC触发时间改为1/2duty_off在时间上，我们让占空比在下一个周期一得到计算结果后立即更新占空比，这样相位损失就可以减少到原来的一半，如下所示

当建议设计fx为fsample因为ADC采样引起的相位延迟为9C.

二.ADC采样的混合效应及解决方案

想象一下，为什么我们建议采样频率和带宽保持1/20的倍数？事实上，这是因为在采样方面，有一条奈奎斯特采样定律，它代表了相应采样频率的采样能力。

采样必须以一定的速度采样。采样频率表示采样速率。采样频率越高，采样信号越准确。当采样频率是信号频率的两倍时，信号恢复后的频率不会失真，但信号振幅值会失真。因此，在采样方面，建议采样频率是信号频率的10倍以上，不会造成信号振幅值的明显失真。

通过以上理解，我们可以知道采样频率的一半称为奈奎斯特频率。为了确保信号频率不失真，我们需要将信号频率低于奈奎斯特频率。为了确保信号振幅值不失真，我们需要关注的信号频率为奈奎斯特频率的1/5甚至10分之一。因此，建议将环路带宽设置为1/20采样频率（1/10奈奎斯特频率），以减少奈奎斯特频率对相位的影响。

接下来，我们来分析一下不同采样频率下信号还原的情况。

图7 高采样频率的信号恢复

当我们使用9倍于关心频率的信号时ADC采样时，通过图7可以看出，采样信号恢复后更接近原始连续信号。

当我们使用奈奎斯特频率时fn当我们去采样所关心的频率信号时，我们发现除了原始信号频率外，采样后的信号在还原信号中发现了低频信号。此外，零阶维护后的信号振幅值本身也明显扭曲。

图8 采样频率低导致信号畸变

图9 采样1/2信号频率引起的信号畸变

当我们用一半的信号频率采集原始信号时，我们发现信号发生了非常严重的振幅畸变，并在恢复信号中带来了明显的低频信号。

通过以上分析，我们可以看到采样频率对准确采样和还原信号的重要性。一般来说，ADC采样高于奈奎斯特频率的信号会带来低频假信号，如果假信号被采样MCU接收，然后它会做出错误的指令判断。因此，我们必须避免它的出现。

图10 说明混合效应

如图10所示，当我们假设采样频率为100时Hz，对应采样频率的奈奎斯特频率为50Hz，对所有高于50Hz采样的信号会带来低频假信号，如70Hz会带来30Hz，160H会带来40Hz，510Hz会带来10Hz等等，我们在此不讨论真实信号的频率合低频信号的计算关系，如果您感兴趣，可以查阅相关信息。

既然不想发生混合信号，怎么消除呢？有人说建议使用数字滤波器，但这往往是不现实的，因为MCU低频混叠信号和真实信号无法区分，所以它们都过滤掉了，所以过滤掉有用的信号显然是不合理的。正确的做法是尽可能多地进入采样信号MCU以前，所有高于奈奎斯特频率的信号都被过滤掉，并且有一定的衰减，因此不会产生混合频率。常用的过滤方法是RC滤波器。

图11 抗混叠滤波器设计1

ADC一般来说，内部会有一个采样来维持电容CHOLD,本电容可在规格书中查询，如图12所示，共享核典型值为18pF，典型值为5pF，以共享核心为例，一般建议将滤波电容设置为50-100倍的维持电容，以确保在这里ADC采样时，不管是对保持电容充电，还是保持电容放电，它不会影响输入模拟信号的振幅，这对共享核心非常重要，因为共享核心将连接到不同的输入通道，每个通道的电压将不同。如果处理不当，将在不同的电压通道之间产生crosstalk导致采样错误或精度降低。

图12 ADC主要结构参数

图13 ADC模拟输入通道内部结构

由ADC我们可以知道，除了信号源阻抗，模拟通道上的内部结构RS之外，ADC内部还有一系列阻抗，如连接电阻RIC为300ohm，采样开关的电阻RSS为44ohm，因此，这些电阻会延长电容充电时间，需要适当增加采样时间才能获得准确的采样电压。

图14 抗混叠滤波器设计2

当滤波器电容C确定后，我们可以根据RC为了获得电阻值的选择，由于采样频率是开关频率，奈奎斯特频率是开关频率的一半，我们希望在奈奎斯特频率处输入信号有20个db衰减，则RC转折频率应设置为1/10的奈奎斯特频率，如图14所示，可确定电阻R。

通过分析总结ADC采样带来的两个典型问题，并讨论了其解决方案，可以更好地理解数字补偿器的设计。

//关于知识产权：

1.本微信官方账号主要用于个人学习笔记的归纳和分享，无任何商业目的。

2.微信官方账号发表的言论和观点并不代表我现在的公司和前公司。如果有错误，请纠正。

3.欢迎随意分享转发，如需转载公众内容，请留言告知。

4.有些图片来自网络，如有侵权，请联系删除。