电路中的基础元件-无源晶振详谈

负载电容

负载电容器是厂家推荐的晶振工作电容器，是指晶振两引脚等效电容器，一般而言，晶振连接模式如下：

CL1和CL2是我们的外部匹配电容，我们将制造商数据手册中的负载电容记录为CL，Cs（Cstray）指杂散电容，Cs=Cic ?C，Cic集成电路内部电容，C为PCB电容器。Cs在2pF~7pF之间。列出公式：

这个公式可以算出来CL1和CL2。

CL2大于CL可加速晶振振动。

调整匹配电容CL1和CL晶体振动的输出频率可以小范围调整。电容值越大，频率越小。当超过一定值时，即使匹配电容增加，晶体振动的输出频率也不会改变。

此外，需要注意的是，匹配电容的调整会改变晶体振动电路的负阻抗。匹配电容越小，负阻抗越大。换句话说，晶体振动电路的负阻抗最大。调整匹配电容也会改变晶体振动电路的激励功率。

频率偏差

这实际上是生产质量的参数，它代表了这种类型的晶体振动出厂时，测试频率偏差在这个频率偏差范围内。比如±10ppm，在代表该型号的晶振试验条件下， 其中心频率的频率±10ppm之类。这一参数并不意味着晶振在实际电路上的频率范围，事实上，即使±10ppm在实际电路上，晶振的频率偏差也可能超过±10ppm。但这一参数具有技术意义。

如果芯片需要时钟频率，它对我们的选择具有指导意义±20ppm等等，我们最好不要选择±20ppm的晶振了。 那选±10ppm一定能保证OK？请看这个问题 ?F这部分。

但话说回来，除了高频射频芯片，大多数芯片对时钟频率的误差要求都很低。

?F

该参数不会在规格书中标记，但实际上很有效。它可以与频率偏差相结合。

使用晶振测量仪(例如)S&A 250B）晶振的一系列参数可以测量，包括FL。

然后，将晶振安装在实际电路上，使用频谱仪也可以测试晶振在实际电路里面的频率，记为FO ，则?F= FO – FL 。

?F意思是同一型号的晶振在同一电路中（PCBA）上，?F都一样。以频率偏差为例，我买了一个25MHz，±10ppm测量晶振，测量晶振F为2ppm。这意味着我将在这个电路上使用这种类型的晶体振动，实际输出的频率将是±10ppm ?F范围内，即-8ppm~12ppm。此时，如果芯片要求频率误差±10ppm，就危险了。

那么?F一般范围？一般来说，|?F | ≤ 5ppm。以下是晶威特的标准。

谐振电阻/等效阻抗

这个参数只看自己，意义不大，但和负阻抗测试有很大关系。负阻抗是针对晶体振动的实际应用电路，而不是针对晶体振动的个体。其测试方法如下:

1. 在晶振与IC时钟引脚之间串联一个电阻(也有说一定是在IC的OSC_OUT与晶体振动串联)，调整电阻的大小。当电阻达到一定程度时，只要更大，晶体振动就不会再振动，并记录临界电阻值Re。请注意，不要使用接触式方法来检测晶体振动是否振动，如用示波探头观察波形。建议使用频谱分析仪。

2.通过公式

计算出RL，公式中，RS和C采用晶振测试仪测量的晶振特性参数，这两个参数只能通过晶振测试来获得，CL是晶体振动的负载电容。然后用以下公式计算

R晶振谐振电阻/等效电阻。n大小是指负阻抗是否通过的标准。这个标准在很多地方都不一样。有的n大于5，有的大于4。建议使用n>晶威特和中电熊猫都使用这个标准。

但有时候，没有办法知道RS和C0，可以粗略估计，一般RL 实际上会小于R，可以粗略估计Re/R >4作为标准。

影响负阻抗的主要因素是实际晶振电路的匹配电容，电容越大，Re 负阻抗越小，越难通过。

晶振电路的稳定性晶振电路的稳定性，Re晶振电路越大，稳定性越好。

激励功率

如图所示：

计算公式为

P=(Irms^2) *RL

一般来说，激励功率P越小越好，最好是100uW下面。激励功率也与晶振电路的稳定性有关。一般来说，激励功率越小，晶振老化越慢。